摘要

　　TMS320C6678 有8 個C66x核，典型速度是1GHz，每個核有 32KB L1D SRAM，32KB L1P SRAM和512KB LL2 SRAM;所有 DSP核共享4MB SL2 SRAM。一個64-bit 1333MTS DDR3 SDRAM接口可以支持8GB外部擴展存儲器。

　　存儲器訪問性能對DSP上運行的軟件是非常關鍵的。在C6678 DSP上，所有的主模塊，包括多個DSP核和多個DMA都可以訪問所有的存儲器。

　　每個DSP核每個時鐘周期都可以執(zhí)行最多128 bits的load或store操作。在1GHz的時鐘頻率下，DSP核訪問L1D SRAM的帶寬可以達到16GB/S。

　　DSP的內部總線交換網(wǎng)絡，TeraNet，提供了C66x核(包括其本地存儲器)，外部存儲器，EDMA控制器，和片上外設之間的互連總共有10個EDMA傳輸控制器可以被配置起來同時執(zhí)行任意存儲器之間的數(shù)據(jù)傳輸。

　　本文為設計人員提供存儲器訪問性能評估的基本信息;提供各種操作條件下的性能測試數(shù)據(jù);還探討了影響存儲器訪問性能的一些因素。

　　1. 存儲器系統(tǒng)簡介

　　TMS320C6678有8個C66x核，每個核有:

　　32KB L1D(Level 1 Data) SRAM，它和DSP核運行在相同的速度上，可以被用作普通的數(shù)據(jù)存儲器或數(shù)據(jù)cache。

　　32KB L1P(Level 1 Program) SRAM，它和DSP核運行在相同的速度上，可以被用作普通的程序存儲器或程序cache。

　　512KB LL2(Local Level 2)SRAM，它的運行速度是DSP核的一半，可以被用作普通存儲器或cache，既可以存放數(shù)據(jù)也可以存放程序。

　　所有DSP核共享4MB SL2(Shared Level 2)SRAM，它的運行速度是DSP核的一半，既可以存放數(shù)據(jù)也可以存放程序。TMS320C6678集成一個64-bit 1333MTS DDR3 SDRAM接口，可以支持8GB外部擴展存儲器，既可以存放數(shù)據(jù)也可以存放程序。它的總線寬度也可以被配置成32bits或16bits。

　　存儲器訪問性能對DSP上軟件運行的效率是非常關鍵的。在C6678 DSP上，所有的主模塊，包括多個DSP核和多個DMA都可以訪問所有的存儲器。

　　每個DSP核每個時鐘周期都可以執(zhí)行最多128 bits 的load 或store操作。在1GHz的時鐘頻率下，DSP核訪問L1D SRAM 的帶寬可以達到16GB/S。當訪問二級(L2)存儲器或外部存儲器時，訪問性能主要取決于訪問的方式和cache。

　　每個DSP核有一個內部DMA (IDMA)，在1GHz的時鐘頻率下，它能支持高達8GB/秒的傳輸。但IDMA只能訪問L1和LL2以及配置寄存器，它不能訪問外部存儲器。

　　DSP的內部總線交換網(wǎng)絡，TeraNet，提供了C66x核 (包括其本地存儲器) ，外部存儲器， EDMA控制器，和片上外設之間的互聯(lián)?？偣灿?0個EDMA傳輸控制器可以被配置起來同時執(zhí)行任意存儲器之間的數(shù)據(jù)傳輸。芯片內部有兩個主要的TeraNet模塊，一個用128 bit總線連接每個端點，速度是DSP 核頻率的1/3，理論上，在1GHz的器件上每個端口支持 5.333GB/秒的帶寬;另一個TeraNet內部總線交換網(wǎng)絡用256 bit總線連接每個端點，速度是DSP核頻率的1/2，理論上，在1GHz的器件上每個端口支持16GB/秒的帶寬。

　　總共有10個EDMA傳輸控制器可以被配置起來同時執(zhí)行任意存儲器之間的數(shù)據(jù)傳輸。它們中的兩個連接到256-bit, 1/2 DSP核速度的 TeraNet內部總線交換網(wǎng)絡;另外8個連接到128-bit, 1/3 DSP核速度的TeraNet內部總線交換網(wǎng)絡。

　　圖1展示了TMS320C6678的存儲器系統(tǒng)?？偩€上的數(shù)字代表它的寬度。大部分模塊運行速度是DSP核時鐘的1/n，DDR的典型速度是1333MTS(Million Transfer per Second)。

　　圖1 TMS320C6678 存儲器系統(tǒng)

　　本文為設計人員提供存儲器訪問性能評估的基本信息;提供各種操作條件下的性能測試數(shù)據(jù);還探討了影響存儲器訪問性能的一些因素。

　　本文對分析以下常見問題會有所幫助：

　　1. 應該用DSP核還是DMA來拷貝數(shù)據(jù)?

　　2. 一個頻繁訪問存儲器的函數(shù)會消耗多少時鐘周期?

　　3. 當多個主模塊共享存儲器時，對某個模塊的性能會有多大的影響?

　　本文中的大部分數(shù)據(jù)是在C6678 EVM(EValuation Module)板上測試得到的，它上面有64-bit 1333MTS的DDR 存儲器。

　　2. DSP核，EDMA3，IDMA拷貝數(shù)據(jù)的性能比較

　　數(shù)據(jù)拷貝的帶寬由下面三個因素中最差的一個決定：

　　1. 總線帶寬

　　2. 源端吞吐量

　　3. 目的端吞吐量

　　表1 總結了C6678 上C66x 核，IDMA 和EDMA 的理論帶寬。

　　表1 1GHz C6678上C66x核，IDMA和EDMA的理論帶寬

　　表2 總結了C6678 EVM(64-bit 1333MTS DDR)上各種存儲器端口的理論帶寬。

　　表2 1GHz C6678上各種存儲器端口的理論帶寬