全球IP硅智財(cái)授權(quán)領(lǐng)導(dǎo)廠商ARM®與全球晶圓專工大廠聯(lián)華電子今(18)宣布ARM® Artisan®實(shí)體IP解決方案的新進(jìn)展，加速以ARM處理器為核心的嵌入式系統(tǒng)和物聯(lián)網(wǎng)相關(guān)應(yīng)用蓬勃發(fā)展。

　　聯(lián)華電子的55奈米超低功耗製程(55ULP)技術(shù)已成為低耗能物聯(lián)網(wǎng)應(yīng)用的最佳解決方案。新推出的實(shí)體IP產(chǎn)品將有助于晶片設(shè)計(jì)團(tuán)隊(duì)，加速并簡化為物聯(lián)網(wǎng)和其他嵌入式系統(tǒng)開發(fā)ARM系統(tǒng)單晶片(SoC)。

　　對許多講求低耗電的應(yīng)用而言，盡可能最大化電池使用壽命是成功設(shè)計(jì)的關(guān)鍵。Artisan®實(shí)體IP平臺將強(qiáng)化聯(lián)華電子的ULP技術(shù)，最大化電源效率和降低漏電功耗。主要功能如支援厚閘極氧化層(thick gate oxide)和多通道長元件庫，讓SoC工程師能運(yùn)用各種工具實(shí)現(xiàn)物聯(lián)網(wǎng)應(yīng)用的最佳化設(shè)計(jì)。

　　ARM實(shí)體IP設(shè)計(jì)事業(yè)部總經(jīng)理Will Abbey指出：「完整的實(shí)體IP基礎(chǔ)平臺對聯(lián)電55ULP製程實(shí)現(xiàn)物聯(lián)網(wǎng)應(yīng)用低功耗和低成本設(shè)計(jì)至關(guān)重要。針對低功耗所需的最佳化元件庫，ARM和聯(lián)電提供SoC工程師一套完善的全新開發(fā)工具?！?/p>

　　聯(lián)華電子硅智財(cái)研發(fā)暨設(shè)計(jì)支援處資深處長林世欽表示：「物聯(lián)網(wǎng)晶片工程師經(jīng)常被要求以更快的速度，設(shè)計(jì)出更省電的高度整合解決方案。聯(lián)華電子擁有晶圓專工產(chǎn)業(yè)最強(qiáng)大的物聯(lián)網(wǎng)專用55奈米技術(shù)平臺，全面且完整的IP資源可以滿足物聯(lián)網(wǎng)產(chǎn)品永遠(yuǎn)連線且超低耗電的要求。聯(lián)電55ULP平臺納入Artisan實(shí)體IP之后，可立即增加工具選項(xiàng)，有助于降低設(shè)計(jì)複雜度和加速上市時程?！?/p>

　　Artisan元件庫將支援：

　　• 0.9v 超低電壓范圍，和1.2v電壓范圍操作相比，最高可節(jié)省44%動態(tài)電力和25%漏電功耗

　　• 多通道元件庫提供各種臨界電壓(Vt)選項(xiàng)，可讓SoC工程師在漏電功耗和效能之間有多種組合選擇。長通道元件庫可進(jìn)一步降低高達(dá)80%的漏電。電源管理工具組(PMK)可減少動態(tài)電力和漏電的損失。

　　• 創(chuàng)新的厚閘極氧化層元件庫可大幅降低不斷電元件(always ON cells)的漏電值(比一般標(biāo)準(zhǔn)電路低350倍)。此元件庫可與較高電壓(包括物聯(lián)網(wǎng)裝置使用的電池電壓)連接，因此還具備了免裝電壓調(diào)節(jié)器的優(yōu)勢。

　　• 次世代高密度記憶體編譯器提供多重電力整合模式，在極小化待機(jī)漏電功耗時保留存儲狀態(tài)。運(yùn)用這些模式，SoC工程師可比一般待機(jī)減少高達(dá)95%的漏電。

　　聯(lián)華電子 55ULP 實(shí)體 IP 即日起于 ARM DesignStart 網(wǎng)站供貨。