2.2編程控制

　　對AD9912編程是為了實現(xiàn)頻率的步進(jìn)控制，處理由外部控制輸入的頻率值，由單片機生成頻率調(diào)節(jié)字，經(jīng)SPI方式送入DDS中，合成系統(tǒng)所需的頻率。數(shù)據(jù)寫入時SCLK、SDI、CSB信號由單片機產(chǎn)生，寫入時序嚴(yán)格按照SPI協(xié)議進(jìn)行。

　　3仿真及測試結(jié)果

　　DDS輸出波形的仿真采用Matlab中的Simulink工具。根據(jù)DDS的工作原理及AD9912的數(shù)據(jù)手冊，可以建立AD9912在Simulink中的模型。AD 9912的Simulink模型如圖4所示。

　　圖4 AD 9912在Simulink下的仿真模型

　　設(shè)置頻率調(diào)節(jié)字M=14073748835532后，得到DDS輸出信號的頻率為50 MHz，Simulink仿真功率譜密度如圖5所示。

　　圖5 M=14073748835532的功率譜密度分布圖

　　射頻短波通信系統(tǒng)中對頻率源的輸出的頻帶寬度要求為46.5~75 MHz，步進(jìn)頻率為50 kHz.AD9912的輸出分辨率為fDDS=f/248，本設(shè)計中采樣時鐘1 GHz，最小分辨率可達(dá)3.55μHz，完全可以達(dá)到設(shè)計指標(biāo)。圖6是安捷倫頻譜分析儀實測的DDS輸出信號頻譜圖。

　　圖6 DDS輸出信號頻譜圖

　　4結(jié)束語

　　針對射頻短波通信系統(tǒng)中的頻率源要求，分析了整個頻率源的實現(xiàn)方法。搭建了單片機+DDS的實現(xiàn)方法，采用具有雜散抑制通道的新型DDS芯片AD9912，時鐘輸入采用外部低雜散高性能的PLL信號，增加外部環(huán)路濾波網(wǎng)絡(luò)，有效提高了輸出信號的質(zhì)量。通過對輸出信號的測試，驗證了該方案在輸出頻帶46.5~75 MHz內(nèi)具有相位噪聲小、頻率值精準(zhǔn)、頻率分辨率高等特點，滿足短波射頻通信對頻率的指標(biāo)要求。