假設(shè)計(jì)是256級的黑白灰屏， R-G-B三色同時(shí)由FF變?yōu)?0，即24根數(shù)據(jù)線同時(shí)電平翻轉(zhuǎn)，這對FPGA芯片的供電、速度要求是最高的， 所以專用測試驗(yàn)證來看，灰階基本上可以驗(yàn)證視頻傳輸?shù)馁|(zhì)量是否穩(wěn)定可靠， 其它的拿圖片混過關(guān)的實(shí)際上都不算數(shù)的。

　　那好吧， 我們就以256灰階作為參考圖例驗(yàn)證。

　　按照一般CPLD EPM240的設(shè)計(jì)， 直通的效果是完美，不用懷疑，已經(jīng)過廣泛的使用。正常的效果如下，沒亮線，沒噪點(diǎn)。

　　而在通過M5-ByPass的顯示效果如下所示(幾張示例圖片)，幾種顏色的灰階都出現(xiàn)亮線。

　　根據(jù)以上可得， 像CPLD那種By-Pass的方式是行不通的。 引起灰階亮線問題，一般有兩個(gè)：

　　(1)一個(gè)是驅(qū)動(dòng)電流不足;

　　(2)另一個(gè)是IO或時(shí)鐘速度跟不上，數(shù)據(jù)沒有對齊;

　　先從第一個(gè)解決方案著手，在primace7.2下把默認(rèn)的HS,VS輸出4mA(default)改為8mA，對翻轉(zhuǎn)速度比較快的PCLK改為16mA。而輸入全部加拉弱上拉，改了以后僅對黃色灰階有改善(看不出亮線)，其它的并沒有改進(jìn)行。

　　進(jìn)行第二個(gè)方案，解決數(shù)據(jù)對齊的問題。 加入FastIO設(shè)置，效果也沒有明顯示的改善。

　　最終考慮，還是用同步時(shí)鐘把RGB-HS-VS打一拍同步進(jìn)來試試看， 代碼也非常簡單，如下所示。

　　出來的效果是讓人滿意的。之前的所有彩色灰階，顯示正常，如下所示。

　　準(zhǔn)備收工舉杯慶祝的時(shí)候，發(fā)現(xiàn)最后一關(guān)仍然沒過，那就是該死的256黑白灰階，還剩下一條亮線了，按照一般應(yīng)用，都是圖片疊加文字，是能混過去的。因?yàn)榈搅诉@一步好像沒什么可以調(diào)整了，設(shè)計(jì)太簡單了，也曾想過，那就這樣吧，M5的性能也就只能到這里。

　　亮線的問題除了跟數(shù)據(jù)有關(guān)，也跟時(shí)鐘有關(guān)，PCLK的電流設(shè)置到16mA，帶來增加驅(qū)動(dòng)能力的好處，同時(shí)也會(huì)增大電平翻轉(zhuǎn)的過沖。如下圖所示，綠色的方波是我們想要的最佳波形，紅色波形卻是實(shí)際的情況，拿張M5的電路，示波器測試一下即可驗(yàn)證。

　　如果能把過沖收拾掉同時(shí)能保持16mA的電流，這個(gè)信號就是完美的。我們希望是這樣，現(xiàn)在還剩下一個(gè)看似不重要的參數(shù)仍然可以調(diào)整，叫做Slew-Rate。看上去都是默認(rèn)最快的Fastest(default)，都已經(jīng)最快，還是什么可調(diào)節(jié)呢，我們不是要求最快的嗎?