在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 嵌入式系統(tǒng) > 牛人業(yè)話 > 【從零開始走進(jìn)FPGA】美好開始——我流啊流啊流

            【從零開始走進(jìn)FPGA】美好開始——我流啊流啊流

            作者: 時間:2015-01-26 來源:網(wǎng)絡(luò) 收藏

              按照基于Windows的語言(C、C++、C#)等編程語言的初學(xué)入門教程,第一個歷程應(yīng)該是“Hello World!”的例程。但由于硬件上的驅(qū)動難易程度,此例程將在在后續(xù)章程中推出。硬件工程師學(xué)習(xí)開發(fā)板的第一個例程:流水燈,一切美好的開始。

            本文引用地址:http://www.biyoush.com/article/268641.htm

              本章將會在設(shè)計代碼的同時,講解 軟件的使用,后續(xù)章節(jié)中只講軟件的思想,以及解決方案,不再做過多的累贅描述。

              一、Step By Step 建立第一個工程

              (1)建立第一個工程,F(xiàn)ile-New-New Project,如下圖所示,OK。

              

            wps_clip_image-26929

             

              (2)Next,如下圖所示,選擇工程目錄(不能有空格,中文路徑),同時輸入工程名與頂層文件名。

              

            wps_clip_image-7091

             

              (3)若有現(xiàn)成的代碼,可以直接選擇添加入工程;否則,直接next,進(jìn)入下一步,如下圖所示:

              

            wps_clip_image-22008

             

              (4)根據(jù)自己的硬件設(shè)施,選擇相應(yīng)的設(shè)備目標(biāo)器件。

              

            wps_clip_image-23674

             

              (5)Next,F(xiàn)inish。

              二、工程代碼設(shè)計

              1. water_led_design工程文件結(jié)構(gòu):

              

            wps_clip_image-26869

             

              如上圖所示,工程分為三個模塊,分別為:

              (1)頂層模塊 : 例化各個模塊,工程的最高級別文件。

              (2)分頻模塊 : 通過分頻得到固定的頻率(10Hz)。

              (3)LED顯示模塊: 隨固定頻率,來操作LED燈。

              2. 代碼設(shè)計

              (1)warter_led.v模塊設(shè)計

              a) New-File,新建verilog文件,保存于新建在工程目錄下的src文件夾中(只是為了工程文件結(jié)構(gòu)組織的清晰,更善于管理)。如下圖所示:

              

            wps_clip_image-25519

             

              b) 輸入代碼,定義輸入輸出接口,如下所示:

              module water_led

              (

              input clk, //global clock 50MHz

              input rst_n, //global clock reset

              output [5:0] led_data //user led interface

              );

              endmodule

            fpga相關(guān)文章:fpga是什么


            c++相關(guān)文章:c++教程



            上一頁 1 2 3 4 5 下一頁

            關(guān)鍵詞: FPGA Quartus II

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉