在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > FPGA電源設(shè)計(jì)適合并行工程嗎?

            FPGA電源設(shè)計(jì)適合并行工程嗎?

            作者: 時(shí)間:2015-01-21 來(lái)源:網(wǎng)絡(luò) 收藏

              如果設(shè)計(jì)師可以在開(kāi)發(fā)過(guò)程早期就滿足基于的設(shè)計(jì),提出的功耗要求和約束條件,那么在系統(tǒng)的最終實(shí)現(xiàn)階段就能形成極具競(jìng)爭(zhēng)力的優(yōu)勢(shì)。然而,根據(jù)整個(gè)技術(shù)文獻(xiàn)中這種自我暗示式的反復(fù)禱告,今天基于的系統(tǒng)中還有什么會(huì)使得完全遵循這個(gè)建議變得不切實(shí)際或過(guò)于困難呢?盡管能夠使用各種開(kāi)發(fā)工具,如專門針對(duì)項(xiàng)目開(kāi)發(fā)的早期功耗預(yù)估器和功耗分析器,但對(duì)師來(lái)說(shuō),在設(shè)計(jì)過(guò)程早期就考慮最壞情況而不是最佳情況的電源系統(tǒng)是有好處的,因?yàn)樵谠S多方面仍有太多的不確定性,比如在硬件設(shè)計(jì)完成和功耗可以測(cè)量之前,靜態(tài)小電流狀態(tài)與全速工作狀態(tài)之間的動(dòng)態(tài)負(fù)載要求將如何波動(dòng)。

            本文引用地址:http://www.biyoush.com/article/268444.htm

              采用并行工程(CE)技術(shù),可以為在項(xiàng)目中使用FPGA器件的開(kāi)發(fā)團(tuán)隊(duì),提供一種快速方便地在當(dāng)前設(shè)計(jì)的處理性能、材料清單(BOM)成本和效率之間尋找和實(shí)現(xiàn)最有效平衡的方法嗎?理解并行工程如何影響一個(gè)團(tuán)隊(duì)的設(shè)計(jì)工作,以及它如何影響開(kāi)發(fā)團(tuán)隊(duì)從項(xiàng)目一開(kāi)始就解決FPGA及系統(tǒng)其余部分的電源要求的能力,都有助于回答這個(gè)問(wèn)題(參考副標(biāo)題“并行工程”)。

              并行工程,是一種有助于設(shè)計(jì)團(tuán)隊(duì)更加快速地發(fā)現(xiàn)和解決一起協(xié)作產(chǎn)生最終設(shè)計(jì)的各門科目之間假設(shè)脫節(jié)問(wèn)題的機(jī)制。任何開(kāi)發(fā)團(tuán)隊(duì)在設(shè)計(jì)開(kāi)始就完全正確地獲得一個(gè)復(fù)雜系統(tǒng)的全部要求基本上是不可能的——因此盡可能早地發(fā)現(xiàn)、判斷和放棄假設(shè)與設(shè)計(jì)決策的脫節(jié)、并用能夠以可能最低的成本指導(dǎo)項(xiàng)目更接近理想結(jié)果的條件與決策來(lái)代替是更加高效的一種方法。

              后期設(shè)計(jì)階段和最壞情況下,F(xiàn)PGA電源系統(tǒng)設(shè)計(jì)的復(fù)雜性和潛在后果足以證明采用并行工程方法的合理性嗎?為了回答這個(gè)問(wèn)題,我們需要理解:FPGA電源系統(tǒng)設(shè)計(jì)師面臨的設(shè)計(jì)復(fù)雜性和不確定性根源是什么,這些原因如何影響他們?cè)谠O(shè)計(jì)電源時(shí)必須做出的權(quán)衡決策?

              復(fù)雜性和不確定性

              設(shè)計(jì)團(tuán)隊(duì)中的每位成員都在經(jīng)歷復(fù)雜性和不確定性的增加——幸運(yùn)的是,提高集成度和抽象水平多少可以降低一些復(fù)雜性和不確定性,并有助于將整體復(fù)雜性保持在人類設(shè)計(jì)師能夠理解和應(yīng)付的范圍內(nèi)。正如任何會(huì)在設(shè)計(jì)后期增加其影響力的科目一樣,上游設(shè)計(jì)假設(shè)與決策可能會(huì)形成額外的復(fù)雜性與不確定性來(lái)源,如果能夠較早地協(xié)調(diào)與交流,可以最大程度地減小這些復(fù)雜性與不確定性。

              是在復(fù)雜性日益增加的系統(tǒng)中這些潛在的下游科目之一。在本例中,讓我們從師的角度看一下復(fù)雜性和不確定性的來(lái)源。影響電源設(shè)計(jì)的兩個(gè)關(guān)鍵FPGA因素是電壓和電流要求。

              FPGA電壓要求趨勢(shì)正在推升復(fù)雜性,因?yàn)樗鼈円笕找嬖龆嗟碾娫窜墶=裉斓母叨薋PGA不再只是需要兩個(gè)電源軌用于內(nèi)核和I/O單元以及可能第三個(gè)電源軌用于輔助功能,而是要求十個(gè)以上的外部驅(qū)動(dòng)電源軌。

              為什么需要的電源軌數(shù)量增加得如此顯著呢?SRAM單元可能要求比內(nèi)部邏輯門稍微高一點(diǎn)的電壓,以確??煽康娜俟ぷ?,同時(shí)還需較低的電壓用于待機(jī)模式。工業(yè)標(biāo)準(zhǔn)會(huì)防止不同的I/O單元共享相同的電源軌,從而增加所需的電源軌數(shù)量,因?yàn)樗鼈兛赡軐⒉煌腎/O單元和物理收發(fā)接口鎖定到具有不同電源噪聲極限和電壓值的不同電源。舉例來(lái)說(shuō),以太網(wǎng)工作時(shí)的I/O電壓可能不同于I2C總線。一種是板上總線,另一種是外部總線,但兩者都可以用FPGA實(shí)現(xiàn)。減少抖動(dòng)或提高敏感電路(如低噪聲放大器、鎖相環(huán)、收發(fā)器和精密模擬電路)的噪聲余量,也可能增加對(duì)更多電源軌的需求,因?yàn)樗鼈儫o(wú)法與較高噪聲元件共享相同的電源軌,即使它們工作在相同的電壓。

              除了要求日益增多的電源軌外,當(dāng)前FPGA的工作電壓也要比以前的FPGA低,因?yàn)檫@有助于降低功耗,提高集成度,但也增加了復(fù)雜性,因?yàn)殡娫幢仨毮軌虮3衷絹?lái)越嚴(yán)格的電壓容差要求(見(jiàn)圖1)。舉個(gè)例子,自從用130nm工藝生產(chǎn)FPGA以來(lái),基于28nm技術(shù)節(jié)點(diǎn)的FPGA的內(nèi)核電壓紋波容差的公開(kāi)幅度已經(jīng)降低了一半還多。誤差預(yù)算百分比已經(jīng)從5%下降到3%,并正在向2%邁進(jìn)。保持電壓容差要求與理解并滿足FPGA電流要求有關(guān)。

              

             

              圖1:經(jīng)過(guò)4代工藝技術(shù)節(jié)點(diǎn)的發(fā)展,平均電壓紋波容差下降了一半還多,對(duì)電源設(shè)計(jì)師來(lái)說(shuō)這就是增加復(fù)雜性的原因。


            上一頁(yè) 1 2 3 下一頁(yè)

            關(guān)鍵詞: FPGA 電源設(shè)計(jì)

            評(píng)論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉