下面介紹CPLD如何控制CMOS芯片的數(shù)據(jù)讀取。

　　首先按順序檢測VSYNC和CHSYNC信號(hào)是否有效，應(yīng)該注意的是要防止毛刺信號(hào)干擾。由于毛刺信號(hào)時(shí)間很短，故在本設(shè)計(jì)中采用了設(shè)標(biāo)志位的方法，即當(dāng)檢測信號(hào)有效沿后(對于VSYNC是上升沿，而對于CHSYNC是下降沿)，在等待一定時(shí)間后再次檢測信號(hào)，看其是否仍然有效，如果有效，則說明信號(hào)是正確的。其源程序如下：

　　由于象素?cái)?shù)據(jù)按照PCLK時(shí)鐘輸出，所以用來存儲(chǔ)圖像的RAM的使能信號(hào)RCE和寫信號(hào)RWE、讀信號(hào)RRE以及地址信號(hào)ADDRESS都是由CPLD用他來產(chǎn)生。其中，讀信號(hào)RRE在CPLD寫操作中置“1”即可。由于在數(shù)據(jù)輸出時(shí)，PCLK上升沿信號(hào)穩(wěn)定，而RAM是在WR上升沿將數(shù)據(jù)寫入，因此可以在HREF有效后(HREF=1)采用PCLK作為寫信號(hào)RWE。同時(shí)設(shè)計(jì)一個(gè)二進(jìn)制計(jì)數(shù)器，在HREF有效后，以PCLK的下降沿為觸發(fā)沿對PCLK做計(jì)數(shù)，并取其輸出作為RAM的地址信號(hào)ADDRESS。這樣在PCLK的下降沿更新地址信號(hào)，接著在上升沿存貯數(shù)據(jù)。源程序如下：

　　設(shè)置往RAM寫信號(hào)RWE

　　由于圖像象素點(diǎn)個(gè)數(shù)已知，即數(shù)據(jù)個(gè)數(shù)已知，故在計(jì)數(shù)完畢后CPLD發(fā)出計(jì)數(shù)完畢信號(hào)R，同時(shí)把指向RAM地址線ADDRESS和讀寫信號(hào)RWE、RRE切換連至AT89C51的地址線和讀寫信號(hào)WR、RD。AT89C51接受到中止信號(hào)R后開始讀取RAM中的數(shù)據(jù)，并通過RS232串口上傳至PC機(jī)。需要注意的是RAM地址達(dá)到512 k，而單片機(jī)最大尋址空間只有64 k，所以在讀取RAM時(shí)采用分頁讀取，每次讀64 k，即從P1口中抽取3根線作為RAM的最高的三位地址和P0和P2口共同組成AT89C51的地址線。

　　2、結(jié)語

　　采用CPLD對CMOS圖像傳感器進(jìn)行數(shù)據(jù)采集的方法，可以把CMOS的主動(dòng)器件通過CPLD變?yōu)榭煽刂频姆绞剑瑢?shí)現(xiàn)了對CMOS圖像傳感器的高速數(shù)據(jù)讀取，按照該方法制作的系統(tǒng)，經(jīng)過實(shí)驗(yàn)驗(yàn)證效果良好。這種信號(hào)讀取的方法還可以在其他諸多需要高速圖像數(shù)據(jù)采集的場合應(yīng)用