3 芯片功耗分析

　　功率損耗是制允集成電路的一個重要因素，而CMOS電路的主要特點就是低功耗。由于LCoS芯片上的像素尺寸非常小(7～20μm)，制作相應微濾色片(microfilter)的工藝復雜，且成本高。通常采用無微濾色片工藝，在單片LCoS芯片上使用時間混色模式(時序彩色化)實現彩色顯示。表面上看時序彩色模式的LCoS芯片，要求其幀頻為普通VGA顯示的3倍以上來刷新屏幕，似乎功耗會增加許多倍 ，但實際并非如此。在圖2所的實際電路結構中，我們設計了行鎖存器。這樣，就可以采用逐行寫入方式，把每場的圖像信號輸入到像素顯示矩陣中?？v向數據驅動器中視頻串-行轉換移位寄存器的工作頻率約為25MHz，其它大部分電路的時鐘頻率不超過300kHz。LCoS芯片的功耗包括以下三部分：

　　(1)靜態(tài)功耗Ps。由反向漏電流造成的直流功耗，CMOS電路一般可以忽略不計。

　　(2)動態(tài)功耗PD。主要指逐行寫入圖像信號時，每行像素(電容)充放電產生的交流功耗。

　　(3)場反轉功耗PF。上蓋板電極作周期性電場反轉需要的功耗。

　　綜合以上三項功耗，總的功耗為

　　P=Ps+PD+PF≈PD+PF(1)

　　可采用數字電路瞬態(tài)功耗估算公式得到：

　　P=CL fc VDD2 (2)

　　這里，每個象素的電容量CP約為0.2pF,

　　每行象素的電容量為：

　　Crow=640×CP=128pF (3)

　　每屏象素的電容量為：

　　Cpanel=480×Crow=61.44nF (4)

　　另外，已知逐行寫放頻率接近300kHz，場反轉頻率150Hz，VDD=5V,把這些值連同(2)、(3)、(4)式代入(1)式，得到LCoS芯片的功耗估計值：

　　P=Crow f行 VDD2+Cpanel f場 VDD 2≈1.2nW，可見，LCoS顯示器的確屬于低功耗器件。

　　我們利用0.6μmCMOS工藝設計制作的LCoS芯片，象素截跟為12μm;象素驅動矩陣的占有面積為(640×12)μm(480×12)μm=7.68mm×5.68mm×5.76mm?？紤]到需要預留液晶盒的膠線封裝區(qū)，最后整個LCoS顯示芯片的尺寸為：11.0mm×9.4mm，對角線約為15mm。

　　4 LCoS芯片研制策略與現代EDA技術

　　由前面分析器件結構及整個芯片的工作模式表明，LCoS芯片是一塊復雜的數?；旌想娐沸酒?。這類電路的復雜性不僅要求同一條生產線能同時兼容數字和膜擬IC的生產工藝，更重要的是針對市場需要如何準確、快速地設計出LCoS顯示芯片。對于前者有一定規(guī)模的現代半導體加工工廠都能相對容易地實現，而后者很大程序上決定于將采用的EDA設計平臺。

　　所謂EDA是指以計算機為工作平臺，融合了應用電子技術、計算機技術、智能化技術最新成果而研制成的電子CAD通用軟件包，主要能輔助進行三方面的設計工作：IC設計、電子電路設計以及PCB設計。我們將使用具備全定制設計功能的Cadence EDA設計工具，按照"自頂向下"的規(guī)則來設計LCoS芯片的版圖。

　　設計從行為級開始，首先確定LCoS芯片的功能、性能、允許的芯片面積和成本等。按著進行結構設計，分化出盡可能簡單的子系統(tǒng)。然后把各子系統(tǒng)間的邏輯關系轉換成電路圖，進行電路邏輯設計和電路仿真，這期間要遵循標準5V-0.6μm-CMOS工藝設計規(guī)則，采用全定制方法研制LCoS芯片的基本單元庫。最后按照半定制設計流程綜合出整個LCoS芯片版圖。

　　5 在CADENCE平臺上設計LCoS芯片版圖

　　根據中國微電子行業(yè)的加工條件，選擇包含豐富EDA工具的Cadence軟件，嘗試著建立了一套0.6μm工藝LCoS芯片版圖，其中包括電路符號庫、電路設計庫、單元版圖庫及其用于布局布線的Phanton庫和仿真庫等。主要設計流程如圖4所示。

　　首先確定設計方案，同時要選擇能實現該方案的合適的CMOS工藝流程。多面手根據具體的CMOS元器件參數設計電路原理圖。接著進行第一次仿真，包括數字電路的邏輯模擬、故障分析、模擬電路的交直流分析、瞬態(tài)分析。LCoS芯片電路在進行仿真時，必須要有元件模型庫的支持，計算機上模擬的輸入輸出波形代替了實際電路調試中的信號源和示波器。這一次仿真主要是檢驗設計方案在功能方面的正確性。

　　EDA技術使得LCoS設計人員在實際的芯片產生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)過程中出現的缺陷消滅在設計階段，不僅縮短了開發(fā)時間，也降低了開發(fā)成本。

　　前端設計檢查完畢后，進行版圖布局、寄存參數的提取和靜態(tài)時序分析。在后仿真驗證過程中，可先用從版圖中提取的寄生參數文件計算出延遲文件，再反標回邏輯網表進行后仿真。仿真通過后則設計完畢，便可進行下一步的投片生產。

　　6 LCoS生產與應用

　　如上所述，LCoS顯示器是半導體VLSI技術和液晶顯示技術巧妙結合的高新技術產品，因此LCoS可利用常規(guī)的CMOS技術批量生產，并隨半導體工藝的發(fā)展進一步微型化。

　　從IC產品結構的角度來說，LCoS顯示芯片是一塊多功能、多結構、與現代CMOS制造工藝息息相關的SoC;從IC生產工藝角度來說，當初在IC工藝中建立CMP(化學機械拋光)技術是為了填平復雜的電路走線提高各金屬布線層的平面光刻精度，防止電荷光端積累效應?，F在，這些優(yōu)勢都成為制作LCoS芯片像素反射鏡面的必然方法。其它如遮光層工藝也源于IC技術。

　　眾所周知，IC技術的強大生命力在于它可以低成本、大批量地生產出具有高可靠性和高精度的微電子結構模塊。然而，這種技術一旦與其它學科相結合，便會誕生出嶄新的學科和重大的經濟增長點。筆者認為LCoS技術就是硅平面技術與平板顯示技術結合而誕生的典型例子。

　　由于LCoS顯示器具有尺寸小、功耗低、分辨率高的優(yōu)點，在與其它平面顯示技術競爭中越來越占有利地位。比如，一般移動電話都使用ECB TN-LCD和STN-LCD，但是越來越多的用戶希望看到E-mail、視頻圖像及網上瀏覽，這就需要移動電話配置分辨率不低于QVGA(320×240)的虛擬顯示屏。這也是LCoS技術的潛在市場之一。

　　另一個潛在應用是數碼攝像機的取景器。與傳統(tǒng)的直視型AMLCD(對角線2～4英寸)相比，LCoS技術提供的圖像大到5～10倍，分辨率不低于QVGA，功耗僅為原來的1/15～1/30，重量約1/5。投影顯示器的主要應用將仍然是投影機。而最大的增長潛力是消費類產品LCoS虛擬顯示器非常適合許多消費產品應用，包括上面提到的數字攝像機、可視移動電話以及PDA和頭盔顯示器等需要嵌入微型顯示器的電子產品。

　　LCoS顯示屏是硅平臺技術與平板顯示技術發(fā)展到相對成熟階段且二者相結合而誕生的，因而具有VLSI技術的全部設計特征。然而LCoS顯示芯片也是混合信號市場的一個產品，而"time to market"同樣對LCoS顯示芯片的設計提出巨大挑戰(zhàn)。Cadence設計環(huán)境下豐富的EDA工具，保障了設計人員可以把精力集中于創(chuàng)造性的概念構思與方案上。這樣，新的概念才得以迅速有效的成為產品，大大縮短了產品的研制周期。不僅如此，基于我們?yōu)長CoS顯示芯片建立的一套綜合基本庫，Cadence平臺上的綜合優(yōu)化工具將能按不同顯示模式，如QVGA(240×320)、VGA(640×480)、SVGA(600×800)等，自動規(guī)則布局成為對應版圖，從而使開發(fā)LCoS平板顯示技術系統(tǒng)產品變得輕松容易。