高性能模擬與混合信號IC領(lǐng)導(dǎo)廠商SiliconLabs(芯科實驗室有限公司)今天宣布針對消費(fèi)電子和嵌入式應(yīng)用推出業(yè)界最小尺寸的符合PCIExpress(PCIe)標(biāo)準(zhǔn)的時鐘發(fā)生器芯片，在這些應(yīng)用中可靠性、板面積、器件數(shù)量和功耗通常是其關(guān)鍵設(shè)計要素。設(shè)計旨在滿足PCIeGen1/2/3標(biāo)準(zhǔn)的嚴(yán)格規(guī)范，新型的Si50122時鐘憑借SiliconLabs低功耗PCIe和CMEMS?技術(shù)為各類應(yīng)用提供了節(jié)能、免片外晶體的時鐘解決方案，這些應(yīng)用包括數(shù)字錄像機(jī)和靜態(tài)照相機(jī)、IP機(jī)頂盒、高清視頻流播放機(jī)、高清晰度數(shù)字電視、家庭娛樂和音頻系統(tǒng)、多功能打印機(jī)、消費(fèi)類和小型商業(yè)存儲設(shè)備、家庭網(wǎng)關(guān)和無線接入設(shè)備等。

　　Si50122是第一個集成SiliconLabsCMEMS專利技術(shù)的時鐘發(fā)生器芯片。片內(nèi)的CMEMS諧振器為芯片內(nèi)的CMOS時鐘電路提供了一個穩(wěn)定的頻率參考，省去了通常所需的大體積、分立的石英晶體。通過利用CMEMS技術(shù)，Si50122PCIe時鐘提供了極佳的抗沖擊和抗振動性，即使在惡劣的條件下(例如極端溫度變化)也能夠確保高可靠性并保證性能。手持消費(fèi)電子產(chǎn)品容易遭遇碰撞或跌落的情況，使用穩(wěn)固的CMEMSPCIe時鐘發(fā)生器而不是基于晶體的解決方案，能夠消除由于石英諧振器損壞而導(dǎo)致系統(tǒng)故障的風(fēng)險。

　　支持極小的2mmx2.5mm10引腳TDFN封裝，Si50122是業(yè)內(nèi)現(xiàn)有的最小尺寸的PCIe時鐘發(fā)生器，也是業(yè)內(nèi)最低功耗的免片外晶體的PCIe時鐘解決方案。結(jié)合了業(yè)內(nèi)領(lǐng)先的小尺寸和超低功耗，Si50122成為采用PCIe互聯(lián)標(biāo)準(zhǔn)的空間受限的手持和電池供電型消費(fèi)電子和嵌入式應(yīng)用的最佳解決方案。

　　為了降低系統(tǒng)成本、功耗和器件數(shù)量并簡化電路板設(shè)計，Si50122PCIe時鐘發(fā)生器采用了低功耗的“推挽(Push-pull)”式HCSL輸出緩沖器，省去了HCSL輸出通常所需的所有外部終端電阻。而競爭對手芯片通常使用傳統(tǒng)的輸出緩沖器架構(gòu)，其需要1個電源電阻器以及每個輸出端口上多達(dá)4個終端電阻器，這迫使設(shè)計人員在使用2路輸出器件時要管理多達(dá)9個片外電阻器。通過省去眾多的片外器件，推挽技術(shù)使得設(shè)計人員能夠在輸出引腳和接收器之間使用直連線，從而獲得更可靠的信號完整性。其他大多數(shù)PCIe時鐘供應(yīng)商通常采用傳統(tǒng)的恒流(constant-current)技術(shù)，相較之下，在輸出緩沖器中采用推挽技術(shù)功耗可降低60%以上。

　　Si50122PCIe時鐘芯片提供2路低功耗100MHz差分HCSL輸出和1路25MHzLVCMOS時鐘輸出。由于它是免片外晶體的解決方案，因此它不需要片外25MHz參考時鐘源。正如SiliconLabs全部的PCIe計時IC產(chǎn)品組合一樣，Si50122芯片完全超越了PCIeGen1/2/3標(biāo)準(zhǔn)中對于抖動性能的要求，并且支持可選的擴(kuò)頻調(diào)制功能以進(jìn)一步降低電磁干擾(EMI)。

　　SiliconLabs計時產(chǎn)品營銷總監(jiān)JamesWilson表示，“隨著當(dāng)今功耗和空間受限的消費(fèi)電子和嵌入式產(chǎn)品不斷采用PCIe標(biāo)準(zhǔn)，開發(fā)人員需要新一代PCIe時鐘解決方案以最小化功耗、BOM數(shù)量和電路板面積。我們設(shè)計新型的基于CMEMS的免片外晶體Si50122PCIe時鐘，旨在為快速擴(kuò)展的PCIe市場提供高集成度、低功耗、高可靠性和設(shè)計的簡易化”。