3.3、解調(diào)

接收機(jī)解調(diào)部分采用AD 公司的解調(diào)芯片，該芯片工作頻率從50MHz 到1000MHz，包括正交下變頻器，內(nèi)置可控增益放大器和偏置電路。其內(nèi)置VGA，控制電壓由外部提供并可調(diào)增益大小，增益可調(diào)范圍為44dB。

輸入芯片的中頻信號為了滿足芯片的輸入功率要求，加入了功率驅(qū)動放大鏈路，經(jīng)放大后輸入解調(diào)芯片的功率約為-40dBm 左右。因為解調(diào)芯片對第二本振信號內(nèi)置了二分頻器，所以第二本振信號頻率應(yīng)該是所需頻率的兩倍。

輸出的I/Q 兩路信號分別再經(jīng)過運放電路進(jìn)行放大，最終輸出給數(shù)字基帶部分進(jìn)行處理。

4、實際測試結(jié)果

實際測時，輸入信號頻率為831MHz，通過在單片機(jī)編寫控制字程序設(shè)置第一本振和第二本振的輸出頻率，第一次混頻后得到的中頻信號頻率為140MHz，第二次混頻后解調(diào)輸出頻率為1MHz 的I/Q 兩路信號。本振的輸出信號如下圖所示：

圖6、（a）第一本振輸出（b）第二本振輸出

可以看到鎖相環(huán)完成頻率鎖定，第一本振鎖定在691MHz，因為解調(diào)芯片對第二本振信號內(nèi)置了二分頻器，故第二本振設(shè)計鎖定在278MHz。從圖中可知輸 出信號雜散均小于-70dBc，鎖相芯片在它要求的頻率上工作正常，設(shè)計的結(jié)果也符合了系統(tǒng)對PLL 本振電路的要求。在鎖相環(huán)輸出信號之后，加入一個衰減網(wǎng)絡(luò)，使輸入到混頻器和解調(diào)芯片的本振信號功率滿足器件輸入功率要求。

接著對整機(jī)進(jìn)行測試，結(jié)果如下：

圖7、實際解調(diào)輸出信號

解調(diào)輸出后得到信號頻率為1MHz 的基帶信號。固定AGC 增益值的情況下，即此時衰減值固定為0dBm，改變輸入射頻信號的功率，每增加10dBm，輸出I/Q 信號功率增加約為10dBm，整機(jī)線性度^[10]良好，注意此時應(yīng)該在較低功率范圍內(nèi)調(diào)節(jié)輸入功率，保證輸出I/Q信號功率不會過大。經(jīng)測試，接收機(jī)的最小可接收檢測信號功率約-118dBm。

在 接收機(jī)中，解調(diào)輸出I/Q 兩路平衡是非常重要的指標(biāo)。由于接收機(jī)信道特性不同，本振信號相位誤差等諸多的因素都會導(dǎo)致I/Q 兩路基帶信號增益不平衡。若I/Q 失配，則會導(dǎo)致I/Q 誤碼率增高，嚴(yán)重影響解調(diào)性能。在本設(shè)計中，在選取芯片、設(shè)計電路中充分考慮到此問題，實際I/Q 兩路輸出基本做到了平衡輸出。

5、結(jié)論

本文研究了使用PLL 的接收機(jī)原理和實現(xiàn)方案，并成功的用軟硬件平臺對其實現(xiàn)。本文的創(chuàng)新點在于成功的運用兩個鎖相環(huán)電路實現(xiàn)第一、二本振信號，試驗結(jié)果表明鎖相環(huán)有鎖定時間短，相位噪聲小，性能穩(wěn)定等優(yōu)點。實測結(jié)果表明接收機(jī)性能良好，指標(biāo)達(dá)到了系統(tǒng)設(shè)計要求。

現(xiàn)代射頻接收機(jī)主要是向高線性、大動態(tài)范圍，高靈敏度，高分辨率等方面發(fā)展。如何采取有效的方法來提高接收機(jī)的抗干擾能力，降低超外差式接收機(jī)的成本，使得整體性能得以改進(jìn)，是當(dāng)今研究的熱點方向，對接收機(jī)的研究有著非常重要的意義。