NI矢量信號(hào)收發(fā)器的FPGA編程
加入技術(shù)交流群
NI PXIe-5644R的軟件安裝程序能夠創(chuàng)建具有不同特征的多個(gè)項(xiàng)目樣例。最類似于默認(rèn)VSA和VSG功能的項(xiàng)目是Simple VSA/VSG項(xiàng)目樣例。此項(xiàng)目樣例提供了與其他VSA和VSG API相似的主機(jī)接口。Simple VSA/VSG項(xiàng)目樣例的高層架構(gòu)和數(shù)據(jù)流如圖5所示。
圖 5. Simple VSA/VSG項(xiàng)目樣例在主機(jī)和FPGA上聚集儀器設(shè)計(jì)庫，提供了一個(gè)VSA和VSG用戶所熟悉的起點(diǎn)
從Simple VSA/VSG項(xiàng)目樣例的FPGA VI開始，有四個(gè)主要回路，一些附加功能位于過程subVI內(nèi)。為配置NI VST的所有可編程組件，以及FPGA上的一些儀器設(shè)計(jì)庫，配置回路從主機(jī)處接收寄存器和設(shè)置，然后將其分布至各個(gè)FPGA子系統(tǒng)和外部電路。為了提高性 能以及使主機(jī)上的多個(gè)過程均能夠獨(dú)立訪問，有兩個(gè)寄存器總線。一個(gè)用于采集，另一個(gè)用于生成，并且每一個(gè)都必須能夠配置共享資源，例如計(jì)時(shí)。
圖 6. 配置回路負(fù)責(zé)接收主機(jī)的數(shù)據(jù)以及對(duì)儀器進(jìn)行編程
RF輸入回路獲取模數(shù)轉(zhuǎn)換器（ADC）的數(shù)據(jù)；進(jìn)行復(fù)矢量校準(zhǔn)；并進(jìn)行頻移、相位校準(zhǔn)、減損，以及可變、部分、防混疊抽選。另外，RF輸入回路還實(shí)現(xiàn)了同步以及數(shù)字式功率水平觸發(fā)，然后將數(shù)據(jù)寫入FIFO，并最終寫入DRAM。
評(píng)論