Dan Barsell
國際整流器公司設計部應用工程師

設計師已轉(zhuǎn)用負載點（POL）功率系統(tǒng)結(jié)構(gòu)以便于在高負載波動下減小功率傳輸損耗和維持電壓的精密調(diào)節(jié)率。

許多IT 系統(tǒng)設計師只有很少或者沒有電源設計經(jīng)驗，市場上又缺乏具有迅速和精確模擬模型的開發(fā)工具。因此設計師就依靠反復試驗的方法從目錄中選擇DC-DC 變換器，或者在未知性能的情況下采用“剪貼”參考設計的方法。加上采購過程和優(yōu)化實驗電路板設計耗時甚多，也會導致開發(fā)延誤。

這些挑戰(zhàn)導致整個設計周期的延誤，損害原始設備制造商的生產(chǎn)力，因為對于這些廠商來說，功率管理并非強項所在，但卻是不可或缺的一環(huán)。一個新產(chǎn)品若延誤六個月才推出市場會減少產(chǎn)品整個生命周期中33%的利益。然而若比原計劃僅僅早一個月把產(chǎn)品推向市場，它卻可帶來高達12%的額外利益。

國際整流器公司（IR）創(chuàng)建了一個新的基于網(wǎng)絡的方法來幫助IT 設計師開發(fā)定制DC-DC 變換器，省去了分離式功率系統(tǒng)固有的延遲。

新工具myPOWER 在線設計中心重新定義了功率系統(tǒng)設計，它能夠幫助元器件供應商縮短產(chǎn)品面市時間達數(shù)周甚至數(shù)月，同時為最困難的應用提供最優(yōu)設計。

myPOWER 在線設計中心可供免費使用，網(wǎng)址為mypower.irf.com。系統(tǒng)為高級電源提供一步步的解決方案，并使用快速（小于5 秒）和精確的（5%或更佳）在線模擬去驗證設計，然后輸出可定制的已驗證參考設計和材料清單（BOM），以及為設計驗證和系統(tǒng)整合提供快速器件采購。

myPOWER 在兩個特定方面不同于其它的基于互聯(lián)網(wǎng)的設計工具。它可以在大約1V 輸出電壓和1MHz 工作頻率下提供高達80A 電流的完整電路設計， 并提供了優(yōu)化設計所需的極高精確度。

高效率設計工具的關(guān)鍵

下面的描述說明了myPOWER 應用于同步降壓DC-DC 變換器的過程。IR 不久會將此相同的方法延伸到其它功率管理應用。

一個快速、有效、可定制的基于網(wǎng)絡的設計需要符合以下條件：
• 參考設計不應只適用于某一個類別，它們必須適合于應用。
• BOM 列出來的應該是實際能夠購買到的元件，而不僅僅是規(guī)格說明。
• 原型設計必須可以輕易得到。
• 最后，也是最困難的是必須有高性能的模擬工具，能夠快速和精確的證明構(gòu)思的正確性。

參考設計

事實上基本的電源設計和拓撲結(jié)構(gòu)可以很容易從書本和參考設計中找到，但問題仍然存在，那就是這些參考系統(tǒng)能否運作，它們是否可以針對客戶的獨特應用而優(yōu)化。

參考設計必須非常簡單以便一個新手也可以創(chuàng)作一個設計，但是它要有充分靈活性以作調(diào)整，并允許設計師改變輸出電流和電壓，以及無源器件和濾波器。

這些參考設計也必須支持有經(jīng)驗的設計師的需要，幫助他們利用無源器件進一步優(yōu)化設計的成本、效率、輸出紋波、暫態(tài)響應、輸出電壓和開關(guān)頻率。

材料清單

許多參考設計的其中一個最大缺點是缺乏完整的材料清單。當大多數(shù)設計僅有元件的數(shù)值和描述，而沒有實際的供應商產(chǎn)品型號，對采購部門來說很難去訂購。

一個完美的參考設計應列出電路板上每一個元件的數(shù)量、數(shù)值、生產(chǎn)商和型號。它也應當提供每一個供應商的各種型號的規(guī)格和詳細說明，以方便有經(jīng)驗的用戶選擇他們喜歡的供應商和型號。

原型設計

任何功率系統(tǒng)設計工具最重要的是消除完成原型創(chuàng)作的延遲。要驗證POL 轉(zhuǎn)換器設計一般也有額外的時間約束，因為它一般也是電路板上其中一個最后指定的配件。然而不幸的是如果在配置、采購、小批量生產(chǎn)和交付（包含分配部分）等方面出現(xiàn)任何問題或延誤都會影響系統(tǒng)產(chǎn)品的面世。

在理想情況下，一個完整的原型創(chuàng)作過程不會超過兩個星期。但在一個典型的設計周期中電路板必須重新設計，因為制造核心部分需要20 星期和最小1000 塊，或者標準的參考設計不適合獨特的電源要求。

要解決這些額外的延遲可以將最終的模擬設計直接連接到供應鏈，然后就可以收到經(jīng)過完全測試過的參考設計，并附有部件工具包以優(yōu)化參考設計，滿足客戶的獨特要求。通過使用myPOWER 在線設計中心，IR 可以在72 小時之內(nèi)將設計包交付全球客戶。

模擬工具

IT 應用的點負載DC-DC 功率系統(tǒng)越來越復雜，因此需要精確的模擬程序以減少反復試驗的驗證過程所浪費的時間。

實際上一些工程師，尤其是缺少時間或沒有專業(yè)知識去開發(fā)模擬程序所需的精確電路模型的工程師，他們趨向于回避這些嚴格的計算并選擇改良已有的參考設計，直接用實驗電路板去驗證性能參數(shù)。

工程師們寧愿花費幾個小時修改電源電路而不愿花費數(shù)天時間去優(yōu)化一個模型。因為工程師們要努力去達到研發(fā)階段的整體生產(chǎn)力和成本目標，因此這兩種浪費時間的方法都會被放棄。

有缺陷的模擬模型會導致給出的原型設計不能工作，并需要大量的重復性試驗工作，這樣一來就延遲了整個項目的進度?；蛘邩悠分荒茉谀承┨囟l件下工作，而沒有明確指出它的工作條件限制，這樣就會導致將來的品質(zhì)保證問題。

因此，一個不需模型制造的快速和精確的模擬設計是減少確證時間的一個關(guān)鍵要求。模擬的精確性，也就是說模擬和實際電路測量比較而言，是極其重要的，因為現(xiàn)代的設計需要元器件達到額定值的80-90%之內(nèi)。

如果一個模擬僅有20%的精確度，工程師就不能確定其設計是否超出元件極限，或大多數(shù)供應商所指定的10-20%降額窗口范圍內(nèi)。

理想上來說設計師們應當追求1%的精確度。如果輸入精確的數(shù)值，就能達到這一要求。然而，由于寄生參數(shù)的影響和大多數(shù)元件事實上有1-30%的容許誤差（典型的電阻器：1-5%，電容器：10-20%，輸出電感：20-30%），這就是說模擬精確度一般是在5%范圍之內(nèi)。

現(xiàn)在市場上的模擬設計要犧牲精確度而取得速度，或者犧牲速度而取得精確度。結(jié)果是，為了加速模擬速度，模型通常被“理想化”。例如，用一個理想的開關(guān)來代替精確的場效應管模型或是把寄生因素排除在電路設計之外。

這加速了模擬速度，但它也產(chǎn)生了誤差，在模擬整個電路時也會夾雜這些誤差。圖1 所示是現(xiàn)今典型的基于網(wǎng)絡模擬工具得出的結(jié)果。其結(jié)果是理想化的，得出的是有無限斜度的簡單條狀圖形。

在電路模擬階段時模擬誤差會被放大。一個復雜的電源模擬需要花費數(shù)小時才能完成。為了加速模擬，工程師把這些設計分割成較小的子電路，然后再把得出的數(shù)據(jù)結(jié)合于整個設計。如果數(shù)據(jù)沒有被正確同化將會產(chǎn)生嚴重的誤差。

時間步進也可導致誤差。如果要精確代表類似波形，就需要更多的步進。這通常會使模擬速度更慢，但其數(shù)據(jù)結(jié)果更精確。圖2 所示是采用同步降壓變換器開關(guān)節(jié)點的例子。

第一個波形（圖2A）是用很長的時間步進模擬結(jié)果，第二個波形（圖2B）是以前者百分之一的時間步進模擬的結(jié)果，這也需要多花費100 倍的時間去模擬，但是其波形和圖2C 所示的實測波形更為接近。圖2C 記錄的是用作圖2A 和圖2B 模型的實際模擬功率電路模型的示波器波形。

如果一個模擬器要得出有用的結(jié)果，它必須有精確的元件模型。為了創(chuàng)建這些模型，許多工程師花費數(shù)小時輸入與電路相關(guān)的數(shù)據(jù)，運行耗時的模擬來反映實際的測量數(shù)據(jù)，然后優(yōu)化模型。有些工程師為了節(jié)約時間花錢外購所需的專業(yè)模擬工作，但是前提是此模型已經(jīng)存在，否則這仍舊要花費一些人的時間和努力。

在要求高精確度的同時，設計師也要求用最少的時間進行基于網(wǎng)絡的模擬程序。因此整個網(wǎng)站必須仔細調(diào)整從而滿足這些極端的要求。模擬的目標是時間應小于5 秒，模型和實際波形之間的精確度應當優(yōu)于5%。

由于這些原因，國際整流器公司采用以Berkeley SPICE 3 為基礎(chǔ)的通用系列模擬器，并優(yōu)化了每個元件模型的速度和精確度。

在SPICE 中，每個電路的模型網(wǎng)絡表被轉(zhuǎn)換成一系列的數(shù)學等式。通過減少等式數(shù)量，也可以縮短程序運行時間，而這些程序往往因為相當耗費時間而沒有執(zhí)行。

IR 利用MathCAD 把這些數(shù)學模型簡化成幾個等式，然后把這些簡化了的等式放回到SPICE 模擬器。所需模擬時間大大減少，而同時保持極高的精確度。

為了進一步提高精確度，模型中加入了寄生參數(shù)。這需要反復進行硬件測試、改良網(wǎng)絡表和使用1ns 的極小時間步長進行模擬，以提供精確度優(yōu)于5%的模型。

把電路網(wǎng)絡表的分析與改良相結(jié)合以及在模型中加入寄生元素為IR 工程師們達到所追求的目標，就是把模擬時間從3 分鐘縮短至4 秒并保持5%精確度。甚至當更換元件時，模型的精確度仍能保持在±5%誤差范圍內(nèi)，以確保模擬設計和原型測量保持一致。

原型和最終的設計

當設計完成模擬，系統(tǒng)就會輸出一個完整的材料清單，Gerber 格式的PCB 結(jié)構(gòu)圖以及電路原理圖。IR 也提供獨特的原型設計工具組件，包括經(jīng)全面組裝和測試的原型參考設計，并附有模擬期間所指定的各種無源器件。這些工具包能夠在72 小時之內(nèi)交付，因此原型和設計證明能夠馬上開始。