2.2邏輯電路的硬件編譯與實現(xiàn)

逆變控制電路的頂層設(shè)計文件用VHDL語言編程描述成邏輯電路后，采用Max+PlusⅡ（Multiple ArrayMatriX Programmable Logic User SystemⅡ）為本實驗的EDA設(shè)計軟件，并在EDA實驗開發(fā)系統(tǒng)（GW-GK系統(tǒng)）上完成仿真和硬件測試實驗。首先選用ALTERA公司的EP1K50TC144-3芯片，然后如圖4，圖5所示對此芯片管腳進(jìn)行輸入輸出定義、編譯，通過ByteBlasterMV并行下載，打印機(jī)接口與目標(biāo)板相連，完成芯片邏輯功能配置，最終在硬件上實現(xiàn)了控制系統(tǒng)電路邏輯功能。

3仿真結(jié)論與開發(fā)前景

頂層設(shè)計文件編譯后進(jìn)行實驗仿真，結(jié)果如圖6所示，其中脈沖系統(tǒng)S_A12、S_A34是單相全橋逆變器A的控制信號，S_B12、S_B34是單相全橋逆變器B的控制信號，S_C12、S_C34是單相全橋逆變器C的控制信號，顯而易見三個單相全橋逆變器控制脈沖信號S_A、B、C生成相隔1/3周期，而且非常精確，完全滿足實驗設(shè)計所需的品質(zhì)要求。


圖3系統(tǒng)對接圖


圖4芯片引腳的鎖定分配圖


圖5連接下載

采用VHDL硬件描述語言對硬件的功能進(jìn)行編程，在實驗室就能設(shè)計獲得所需的控制邏輯電路，特點(diǎn)明顯，具有傳統(tǒng)實驗方法根本無法實現(xiàn)的靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的優(yōu)勢，這大大提升了航空電源控制系統(tǒng)設(shè)計的靈活性，實現(xiàn)了硬件的“軟件化”。用可編程邏輯器件PLD芯片不但壓縮了設(shè)計實驗周期，減少誤差，提高設(shè)計系統(tǒng)的精確度（如圖6所示，可控制到3 ms以下），而且可以高度縮小控制系統(tǒng)的硬件規(guī)模，提高了集成度，降低了開發(fā)成本，有利于當(dāng)前航空事業(yè)突飛猛進(jìn)對電源的多樣化需求開發(fā)，前景廣闊。


圖6實驗功能仿真效果圖