當(dāng)前，許多領(lǐng)域越來越多地要求具有高精度A/D轉(zhuǎn)換和實時處理功能。同時，市場對支持更復(fù)雜的顯示和通信接口的要求也在提高，如環(huán)境監(jiān)測、電表、醫(yī)療設(shè)備、便攜式數(shù)據(jù)采集以及工業(yè)傳感器和工業(yè)控制等。傳統(tǒng)設(shè)計方法是應(yīng)用MCU或DSP通過軟件控制數(shù)據(jù)采集的A/D轉(zhuǎn)換，這樣必將頻繁中斷系統(tǒng)的運行，從而減弱系統(tǒng)的數(shù)據(jù)運算能力，數(shù)據(jù)采集的速度也將受到限制。本文采用DSP+FPGA的方案，由硬件控制A/D轉(zhuǎn)換和數(shù)據(jù)存儲，最大限度地提高系統(tǒng)的信號采集和處理能力。

系統(tǒng)結(jié)構(gòu)

整個采集卡包括信號調(diào)理、數(shù)據(jù)采集、數(shù)據(jù)處理和總線接口設(shè)計。系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 系統(tǒng)結(jié)構(gòu)框圖

本文設(shè)計了具有信號衰減、增益放大和濾波等功能的信號調(diào)理電路，采用16位精度、最高采樣率為500KSPS的A/D轉(zhuǎn)換器AD7676；數(shù)字系統(tǒng)設(shè)計利用FPGA極其靈活、可編程的特點，選用Altera公司FPGA芯片EP2C8Q208，完成精度校正和邏輯時序控制；DSP采用TI公司的TMS320VC5416，使A/D轉(zhuǎn)換后的數(shù)據(jù)在傳輸?shù)缴衔粰C之前，進行數(shù)據(jù)整理、標記、打包以及數(shù)據(jù)預(yù)處理。數(shù)據(jù)采集卡可同時進行8通道數(shù)據(jù)采集，通道可進行衰減倍數(shù)、采樣速度以及放大增益設(shè)置。同時提供模擬輸出通道，用于實現(xiàn)波形產(chǎn)生和模擬驅(qū)動功能。能夠進行自動校準，保證數(shù)據(jù)采集的準確性。PCI總線接口電路采用PLX Technology公司的PCI總線接口芯片PCI9030,完成數(shù)據(jù)采集和狀態(tài)、控制信號的傳輸。

系統(tǒng)硬件電路設(shè)計

數(shù)據(jù)采集模塊設(shè)計

從傳感器送來的8路模擬輸入信號通過多路模擬開關(guān)ADG507選擇進入模擬通道，如果多通道同時采集，則采用時分復(fù)用方式，由FPGA依次控制各通道的通斷。模式選擇開關(guān)ADG509為四選一模擬開關(guān),可分別選擇被測模擬信號、標準參考電壓值或用于通道校準的、經(jīng)過DAC轉(zhuǎn)換后的信號進入后級濾波衰減網(wǎng)絡(luò)電路。送入ADC的信號要先經(jīng)過低通濾波,以濾除高頻噪聲。濾波電路設(shè)計為二階阻容低通濾波器，對頻率高于50KHz的信號濾波。衰減電路設(shè)計為有源衰減，選用Linear公司的差分放大器LTC1992，可完成輸入信號極性轉(zhuǎn)換,實現(xiàn)單端信號轉(zhuǎn)差分信號,同時通過由FPGA控制繼電器選通不同的電阻網(wǎng)絡(luò)調(diào)整衰減倍數(shù)，可實現(xiàn)對不同電壓輸入范圍信號的調(diào)整，以滿足AD7676的輸入電壓范圍。信號增益可編程放大器LTC6911可通過編程設(shè)置以1、2、5步進變化的1 V/V100 V/V增益倍數(shù) ，數(shù)據(jù)采集過程中通過FPGA內(nèi)部的比較電路自動調(diào)整增益放大器增益倍數(shù)，極大提高了對微弱信號的分辨能力。AD7676為差分信號輸入， MAX6325基準源提供基準為2.5V的參考電壓，采樣時鐘由晶振提供10MHz時鐘信號經(jīng)FPGA內(nèi)部分頻電路得到，單通道最高采樣率為500KSPS。

FPGA電路設(shè)計

FPGA芯片也是一種特殊的ASIC芯片，屬于可編程邏輯器件，它是在PAL、GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL等相比，F(xiàn)PGA規(guī)模比較大，適合于時序、組合等邏輯電路應(yīng)用。本文選用Altera公司的FPGA芯片EP2C8Q208，完成數(shù)據(jù)采集卡的時序和地址譯碼電路設(shè)計。由于EP2C8Q208有36個M4K RAM，在FPGA內(nèi)部設(shè)計一個16位寬度、4KB深度的FIFO，使用FIFO提高數(shù)據(jù)采集卡對多通道信號的采集存儲能力。FIFO有半滿、全滿、空標志位，當(dāng)DSP檢測到半滿標志位時，F(xiàn)IFO同時讀寫；全滿時只讀不寫；空時只寫不讀。A/D采樣控制信號由DSP通過FPGA控制；DSP對采集后的數(shù)據(jù)進行進一步處理，以提高精度，也具有傳統(tǒng)CPU或MCU的功能，對時序、觸發(fā)、DMA中斷請求作出相應(yīng)處理。

DSP電路設(shè)計

DSP采用 TMS320VC5416，它是16位定點DSP，具有高度的操作靈活性和很高的運行速度，采用改善的哈佛結(jié)構(gòu)(1組程序存儲器總線，3組數(shù)據(jù)存儲器總線，4組地址總線)，具有專用硬件邏輯的CPU、片內(nèi)128KB的存儲器、片內(nèi)外設(shè)，以及一個效率很高的指令集。

DSP 在系統(tǒng)中的作用主要是將A/D轉(zhuǎn)換后的數(shù)據(jù)在傳輸?shù)缴衔粰C之前，進行數(shù)據(jù)整理、標記、打包以及數(shù)據(jù)預(yù)處理。數(shù)據(jù)采集系統(tǒng)所有控制信號都由DSP控制FPGA邏輯電路產(chǎn)生。DSP外掛Flash存放DSP程序及其它配置數(shù)據(jù)，在上電時，DSP采用并行方式調(diào)入DSP內(nèi)部執(zhí)行。