一款嵌入式數字存儲示波器設計方案
加入技術交流群
3.結束語
在本方案中，FPGA作為前端的電路邏輯控制的核心，并做前期的一些數據處理；而DSP做作為本設計中整個系統(tǒng)的核心，示波器的濾波、差值過程以及顯示和控制功能均在DSP芯片上完成，數字存儲示波器的實時反映速度得到提高。通過實際的測試和使用，該示波器已基本達到了初期的設計要求，各項性能也達到了預定指標。采用了DSP與FPGA相互配合的方案，設計出一種嵌入式數字存儲示波器。在無操作系統(tǒng)的情況下，實現(xiàn)波形處理和顯示以及鍵盤控制，提高了CPU的運行效率。
模擬信號相關文章:什么是模擬信號
c語言相關文章:c語言教程
模數轉換器相關文章:模數轉換器工作原理
評論