一種基于DDS的電路板檢測(cè)儀信號(hào)源設(shè)計(jì)
加入技術(shù)交流群
3．2 硬件驗(yàn)證
為了能夠更清晰地分析DDS電路，采用DE2-70開發(fā)板結(jié)合SignalTapⅡ型嵌入式邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行實(shí)時(shí)的硬件驗(yàn)證。首先對(duì)DDS頂層電路圖做部分修改，主要是進(jìn)行管腳設(shè)定。將修改后的頂層文件下載到DE2-70中，通過SignalTapⅡ型嵌入式邏輯分析儀實(shí)時(shí)觀測(cè)FPGA輸出波形，如圖7所示。SignalTapⅡ所能顯示的被測(cè)信號(hào)的時(shí)間長(zhǎng)度為T，計(jì)算公式如下：
式中：N為SignalTapⅡ的緩存中存儲(chǔ)的采樣點(diǎn)數(shù)，Ts為SignalTapⅡ采樣時(shí)鐘的周期。由圖7和式(3)可得出表1所示結(jié)論。
產(chǎn)生誤差的主要原因有兩方面，一是截?cái)嗾`差，ROM查找表的地址輸入是相位累加器的高11位；二是正弦波量化引入的誤差，將正弦信號(hào)量化為二進(jìn)制數(shù)必然引起誤差。
4 結(jié)語
通過對(duì)DDS電路的功能仿真和硬件驗(yàn)證，可以看出DDS可以有效地產(chǎn)生所需波形信號(hào)。較傳統(tǒng)的信號(hào)發(fā)生器，可以減小體積、降低功耗、提高可靠性和靈活性并縮短了開發(fā)周期，具有較高的實(shí)用價(jià)值。
評(píng)論