74系列邏輯器件從問世的40多年以來，雖然一直受到來自可編程器件和系統(tǒng)級芯片的激烈競爭，但依然有一定的市場需求。它們通常能以高效和高性價比的方案來處理與顯示的接口、在電路板或背板上傳送信號、處理多信號位操作、信號屏蔽、啟動芯片等類似問題。

　　新一代邏輯器件已經(jīng)出現(xiàn)，其特點是工作電壓低，可以和其他低電壓的器件，例如采用領(lǐng)先65納米和45納米工藝的FPGA、存儲卡以及微型控制器等，直接連接。內(nèi)核電壓可低至1.2V，而輸入輸出的電壓一般為3.3伏、2.5伏或1.8伏。

　　為了利用現(xiàn)有的元件種類和功能建立完整的系統(tǒng)，設(shè)計師需要使用能在不同電壓下運行的邏輯器件，一般來說，使用只支持一個輸入電壓運行的器件來建造整個系統(tǒng)是不可能的。此外，成功的系統(tǒng)設(shè)計依賴于能夠有效實現(xiàn)不同工作電壓器件之間連接的方法。

　　現(xiàn)在，邏輯器件的設(shè)計需要注意這些，因為器件必須能夠?qū)θ魏屋斎氲男盘栕龀稣_的判斷(是或非)。所以有必要保證不同類型和不同代的器件間的互用性，并且需要能夠支持不同的電平，例如3.3伏和5伏之間的轉(zhuǎn)換，或者更低的電壓標準間的轉(zhuǎn)換。

　　處理高電壓和低電壓

　　圖1顯示了對不同電源電壓和器件技術(shù)的閾值。為了成功的連接兩個器件，必須滿足以下條件：驅(qū)動器的VOH必須比接收器的VIH高，驅(qū)動器的VOL必須比接收器的VIL低，驅(qū)動器的輸出電壓不能超過接收器能夠承受的輸入/輸出電壓。

　　這些條件意味著一個擁有較高的輸入/輸出電壓的器件可以驅(qū)動一個較低電壓的器件，只要較低電壓的器件可以承受對其施加的最高電壓值。

　　單向電平轉(zhuǎn)換

　　允許超壓的器件在輸入的VCC沒有鉗位二極管，柵氧化層也較厚，使得器件可以接受比自身VCC更高的電壓。然而，這些器件也有一些限制。如果輸入信號上升或下降較慢，器件在較低電壓標準的極限值會轉(zhuǎn)換，從而擾亂輸出信號。這可能會出現(xiàn)問題，比如對時鐘負載周期產(chǎn)生微小變化。

　　另一方面，較低電壓輸出無法驅(qū)動較高電壓的輸入。擁有漏極開路輸出的器件可以通過使用外部的負載電阻在較高或較低電壓下驅(qū)動輸入。圖2展示了推挽電路如何驅(qū)動增加的一個漏極開路驅(qū)動器，輸出的晶體管電源通過一個負載電阻連接在驅(qū)動器件的VCC。這種結(jié)構(gòu)適用于低到高或高到低的轉(zhuǎn)換。

　　74LVC06A/74LCX06是一個低電壓(3.3伏)16進制反向器/緩沖的例子，擁有允許過壓的輸入和漏極開路輸出。這個器件可以在需要高到低或者低到高電壓轉(zhuǎn)換時驅(qū)動數(shù)據(jù)線。

　　使用漏極開路器件轉(zhuǎn)換電平的一個缺點是當輸出的晶體管被啟動時，在輸出為低的條件下，持續(xù)的電流將通過負載電阻流向地。這會帶來相對較高的功率消耗。提高負載電阻值可以減小電流，但由于負載電阻和電容帶來的綜合效應(yīng)，時間系數(shù)會較長。這會減慢信號邊沿，對某些高速轉(zhuǎn)換或總線應(yīng)用不實際。

　　總線開關(guān)/FET-開關(guān)轉(zhuǎn)換器

　　轉(zhuǎn)換總線開關(guān)、或FET開關(guān)，是另一類可以在兩種不同的邏輯電平間連接的器件。圖3簡單展示了一個啟動信號如何被用來啟動總線開關(guān)。它將A端口和B端口相連，并且提供追蹤VCC的電壓轉(zhuǎn)換。74CBTD和CB3T邏輯器件系列包含不同配置的總線開關(guān)，例如雙路或四路設(shè)置。CB3T系列完全支持混合模式信號工作，包括5伏和3.3伏或5伏/3.3伏與2.5伏，也可以在介于2.3伏和3.6伏之間的VCC下工作。CBTD系列允許5伏和3伏之間的電平轉(zhuǎn)換。