數(shù)據(jù)壓縮系統(tǒng)是衛(wèi)星數(shù)傳分系統(tǒng)的前端模塊，接收并壓縮星載CCD相機(jī)的圖像數(shù)據(jù)。壓縮后的碼流通過固存設(shè)備傳輸給衛(wèi)星發(fā)射機(jī)進(jìn)行發(fā)射，進(jìn)入數(shù)傳信道。某衛(wèi)星星載多個(gè)線陣CCD相機(jī)，相機(jī)時(shí)鐘頻率為50MHz，幀周期為0.77ms，每幀數(shù)據(jù)為4 096字節(jié)，總碼速率為725Mbps。要求以1:1、4:1和8:1三種壓縮模式壓縮相機(jī)的圖像數(shù)據(jù)，輸出速率在8：1模式下小于100Mbps，在4：1模式下小于200Mbps。并且，機(jī)械特性、熱特性、電特性等符合接口數(shù)據(jù)單要求。

　　自2000年以來，筆者在國(guó)外著名學(xué)者M(jìn)alvr提出的雙正交重疊變換[1](LBT)的基礎(chǔ)上系統(tǒng)地研究了整數(shù)(重疊+DCT)的塊變換算法以及低復(fù)雜度的存儲(chǔ)編碼算法，使其圖像壓縮質(zhì)量與JPEG 2000推薦的小波方法近似。由于克服了邊緣效應(yīng)，因而質(zhì)量明顯高于JPEG壓縮方法，而且計(jì)算復(fù)雜度與存儲(chǔ)量又比小波方法有顯著改善。

　　目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下，且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此，筆者提出一種多DSP+FPGA的硬件設(shè)計(jì)結(jié)構(gòu)，使用DSP取代FPGA完成核心算法，而僅用一個(gè)FPGA進(jìn)行管理和控制。該硬件設(shè)計(jì)成本較低。

　　1 基于雙正交疊式變換的低復(fù)雜度圖像壓縮方法

　　1.1 雙正交重疊變換的快速整數(shù)實(shí)現(xiàn)

　　在有損壓縮中，通常先對(duì)圖像矩陣進(jìn)行正交/雙正交變換，使能量分布集中，表示更為稀疏。離散余弦變換(DCT)由于具有良好的去相關(guān)效果，并且存在相應(yīng)的快速算法，應(yīng)用廣泛。雙正交重疊變換繼承了DCT 計(jì)算簡(jiǎn)便、存儲(chǔ)要求低的特點(diǎn)，同時(shí)克服了DCT的塊效應(yīng)。這里以LBT為藍(lán)本提出雙正交重疊變換的快速整數(shù)實(shí)現(xiàn)算法[5]，所有系數(shù)均采用分母為2的冪、分子為整數(shù)的分?jǐn)?shù)近似，從而使整個(gè)變換過程只需要整數(shù)加法和位移運(yùn)算。圖1給出了一維binLBT的實(shí)現(xiàn)流程，二維變換按先行后列的順序分別進(jìn)行一維變換。

　　1.2 零樹編碼的簡(jiǎn)化與改進(jìn)

　　SPIHT作為一種高效零樹編碼方法，對(duì)位平面進(jìn)行了集合劃分，將大量的非重要位0集中到幾個(gè)具有特定模式的集合里面，并對(duì)含有重要位的此類集合進(jìn)行劃分，直至將集合劃分為具體的元素。LBT系數(shù)塊中存在著類似零樹結(jié)構(gòu)。圖2中給出了模仿小波變換中樹結(jié)構(gòu)的LBT塊變換中的零樹劃分方法，其中每一個(gè)線框?qū)?yīng)著一個(gè)系數(shù)，實(shí)線則將64個(gè)系數(shù)分為10個(gè)子帶。由于塊變換具有集中能量的作用，系數(shù)的能量由左上到右下逐漸減少。

　　在每一子帶中，首先使用Golomb方法編碼，再將其輸出碼流輸入到MQ編碼器，進(jìn)行下一步的編碼。零樹編碼過程應(yīng)用了零樹結(jié)構(gòu)中父子節(jié)點(diǎn)間的相關(guān)性，需要在已知父節(jié)點(diǎn)的情況下定位它的子節(jié)點(diǎn)。因此，在LBT系數(shù)輸出后進(jìn)入編碼器前，利用線性索引的方法對(duì)LBT系數(shù)重新排序，將其放置在一維數(shù)組里。

　　2 并行多DSP+FPGA的硬件設(shè)計(jì)方案

　　2.1 系統(tǒng)硬件整體框圖

　　數(shù)據(jù)壓縮系統(tǒng)硬件總體框圖如圖3所示。2x-1路串行CCD數(shù)據(jù)通過LVDS接口多路并行進(jìn)入FPGA進(jìn)行時(shí)序轉(zhuǎn)換，每個(gè)DSP通過兩個(gè)串口以EDMA方式從FPGA讀取兩路相機(jī)數(shù)據(jù)并緩存、壓縮編碼，整個(gè)數(shù)據(jù)壓縮系統(tǒng)需要x個(gè)DSP并行處理。壓縮后碼流數(shù)據(jù)通過串口輸出到FPGA，F(xiàn)PGA重新緩存、組幀、時(shí)序轉(zhuǎn)換后輸出到固存設(shè)備。碼流數(shù)據(jù)輸出、遙控指令輸入、遙測(cè)信號(hào)輸出和電源的接口均通過底板總線和數(shù)傳綜合處理器連接。

上一頁(yè) 1 2 下一頁(yè)