2 設(shè)計驗證
確保設(shè)計正確性的關(guān)鍵是設(shè)計驗證，主要通過邏輯功能仿真。邏輯功能仿真是在不考慮信號延遲的情況下對設(shè)計的邏輯功能進行驗證。驗證過程是：首先編寫好設(shè)計的HDL代碼；然后編寫對應(yīng)的TestBcnch，對設(shè)計進行關(guān)鍵性的驗證；最后利用仿真軟件ModelSim進行模擬，查看波形或者輸出，若發(fā)現(xiàn)錯誤則查找錯誤原因、修改代碼或者測試文件，直到符合設(shè)計要求。
設(shè)計驗證的首要工作是根據(jù)FlexRay協(xié)議設(shè)定具體的參數(shù)。具體參數(shù)的設(shè)定如下：gMacroPcrCycle=48，gdStaticSlot=4，pMicroPerCyc le=672，gNumberOfMinislots=15，gdSymbolWindow=3，gdActionPointOffsct=1，gdMinislotActionPointOffset=1。
圖4是時鐘產(chǎn)生模塊的周期信號圖。從圖中可以看到，時鐘產(chǎn)生模塊需要等待晶振的最小時鐘節(jié)拍信號，然后進行判斷產(chǎn)生周期信號。當周期信號開始時，周期編號從默認的63變?yōu)?，然后一直編號下去直到63。

圖5是對圖4產(chǎn)生的周期信號開始周期的四個段的劃分。從圖中可以看到，0周期分為靜態(tài)段、動態(tài)段、符號窗口、網(wǎng)絡(luò)空閑段。
圖6是靜態(tài)段的媒體接入方式。從圖中可以看到，槽計數(shù)器(vslotcounter)從1開始編號直到用戶配置的值。在第一個靜態(tài)槽實現(xiàn)了媒體接入。

圖7是動態(tài)段的媒體接入方式。從圖中可以看到，周期8的動態(tài)段有動態(tài)槽計數(shù)器zMinislot，從0開始編號直到用戶配置的值。在第5個動態(tài)槽實現(xiàn)了媒體接入。

結(jié)語
本文介紹了基于FlexRay協(xié)議的媒體接入控制的設(shè)計過程，并進行了設(shè)計驗證。從仿真結(jié)果分析，它符合協(xié)議的要求，能夠生成通信控制器的時鐘周期，將時鐘周期進一步劃分為4個段，并且給出靜態(tài)段和動態(tài)段的具體媒體接入方式。