(1)設(shè)計中采用9052的非復(fù)用模式，因此將MODE接地，所以9052的LAD[31..0]上只有數(shù)據(jù)信息，而其地址信息在LA[27..0]上，又由于MAX1446的轉(zhuǎn)換位數(shù)為10bit，因此將該10位輸出數(shù)據(jù)D[9..0]連接到PCI 9052的LAD[9..0]，而LAD[31..10]接地。

　　(2)A/D變換器MAX 1446的時鐘頻率可高達(dá)60MHz。在設(shè)計中將PCI總線時鐘(33MHz)作為A/D的時鐘信號，從而簡化了A/D的時鐘電路。為了保證LRDYi#信號的產(chǎn)生同MAX 1446的轉(zhuǎn)換同步，模6計數(shù)器的時鐘信號也采用PCI總線的時鐘信號。

　　(3)數(shù)據(jù)采集的速率的控制是通過上層的軟件完成的。在設(shè)計中，將PCI 9052的局部總線端的輸出信號CS0#作為A/D的使能信號，驅(qū)動A/D的轉(zhuǎn)換功能。CS0#是PCI 9052局部總線端的一個通用片選信號，它是在配置寄存器編程指定的。通過上層軟件對CS0#低電平產(chǎn)生的時間間隔的控制，即可實現(xiàn)實現(xiàn)對A/D采樣速率的控制。由于A/D轉(zhuǎn)換需要5.5個 時鐘周期，在A/D轉(zhuǎn)換期間，使能信號OE#應(yīng)當(dāng)始終保持有效，但是CS0#的低電平信號保持時間小于A/D轉(zhuǎn)換時間，因此，使CS0#經(jīng)過一脈沖展寬電路后再連接到OE#端，以保證A/D的有效轉(zhuǎn)換。

　　(4)系統(tǒng)采用的時鐘頻率為33MHz，由于LRDYi#信號的產(chǎn)生是6個時鐘周期，所以數(shù)據(jù)采集速率可高達(dá)55Mbps，可實現(xiàn)對噪聲信號的高速實時采樣。

　　結(jié)束語
　　以上僅針對硬件電路的設(shè)計思路和原理作了詳細(xì)的說明。在Win2000、Win NT操作系統(tǒng)下，應(yīng)用程序不能對I/O端口直接進(jìn)行操作，因此將A/D轉(zhuǎn)換的數(shù)據(jù)讀進(jìn)內(nèi)存中就要由驅(qū)動程序來完成。驅(qū)動程序作為下層硬件和上層應(yīng)用程序的紐帶，實現(xiàn)應(yīng)用程序?qū)Φ讓佑布脑L問。在Windows平臺上，WDM將代替VxD成為主流的驅(qū)動模式，因此選擇DriverWorks作為驅(qū)動程序的開發(fā)工具，開發(fā)WDM。

　　數(shù)據(jù)采集卡、驅(qū)動程序和頻譜分析程序三部分的數(shù)據(jù)流程如圖3所示。

參考文獻(xiàn)
1．劉暉譯，PCI系統(tǒng)結(jié)構(gòu)(第四版)，電子工業(yè)出版社，2000．
2．PLX PCI9052 Data Book，2000．
3．Chris Cant著，孫義等譯，Windows WDM設(shè)備驅(qū)動程序開發(fā)指南，