由R2、C3以及C4所組成的補償網(wǎng)絡提供了所需的頻率修整。當未達到串聯(lián)的R2及C3所引入的零點之前，Q2的增益以-1的斜率從直流（零頻）點開始下降。該零點的位置被調(diào)整至50Hz附近。并聯(lián)的R2及C4所引入的極點被調(diào)整至6kHz的零點位置。此時，總體的有效環(huán)路增益保持了-1的斜率，直至越過單位增益，如下圖所示。示例的電路展示了最少70kHz的帶寬，可支持大于0.5A的負載電流，在幾乎所有的負載狀態(tài)下都擁有90度的相位裕度。由于負載阻抗及輸出電容設(shè)定了一個低頻的極點，因此帶寬將隨負載阻抗的升高而降低。 
環(huán)路增益在寬范圍負載內(nèi)保持穩(wěn)定（負相）
下圖顯示了在較大的不規(guī)則輸入電壓瞬變狀態(tài)下輸出電壓的響應。一旦輸入電壓超過齊納二極管D2額定的27V，輸出電壓將箝位并很好的抑制輸入電壓的改變。 
輸出電壓箝位于所期望的電平（如紅線所示）
為防止FET Q1過載，需考慮多個重要的因素。加載在Q1上的電壓、電流及功率都必須保持在器件的安全運轉(zhuǎn)區(qū)域(SOA)曲線之內(nèi)。大負載及橫跨Q1的大電壓降（在持續(xù)的保持過壓狀態(tài)下）將使器件達到其極限。FET可能消耗非常大的功率，且器件有可能無法在如此短的時間內(nèi)將熱量有效的驅(qū)散，從而導致FET因超出SOA曲線區(qū)而失效。
并且，如果輸入電壓瞬變具有很高的轉(zhuǎn)換速率，而輸入電壓源所串聯(lián)的阻抗又很小或近乎為零，則有可能產(chǎn)生非常高的峰值輸入電流，從而也有可能使Q1超出SOA曲線區(qū)。因此需要在輸入端串聯(lián)適當量的阻抗以限制流經(jīng)Q1的峰值輸入浪涌電流。降低輸入電壓上升的速率同樣有助于限制輸入電流的峰值。
結(jié)論
上面所述的輸入箝位電路提供了一個低成本的方法以箝位輸出電壓至一個安全的電平，防止可能的過壓狀態(tài)在低電壓電路出現(xiàn)。該電路可通過設(shè)定輸出箝位電壓及電容（以適用于任意負載）并隨后調(diào)節(jié)控制環(huán)路，輕松的實現(xiàn)調(diào)整。在典型的輸入狀態(tài)下，傳輸單元的前向壓降非常低，可實現(xiàn)比使用線性穩(wěn)壓器所能達到的更低的功率損耗及更高的效率。 (end)
加入技術(shù)交流群
評論