多核系統(tǒng)效率與任務(wù)屬性關(guān)系的優(yōu)化策略
加入技術(shù)交流群
人們在追求計算機高速度運行、高可靠性的今天，更加注重系統(tǒng)效率[2-3]。尤其是摩爾定理遇到瓶頸時，驅(qū)動了多核CPU設(shè)計，同時基于多核的并行程序設(shè)計也隨之成為研究熱點，多核并行硬件和軟件協(xié)調(diào)進(jìn)步仍然延續(xù)著ENIAC以來的相輔相成發(fā)展的技術(shù)路線，成為新概念上的研究領(lǐng)域。
對計算機性能準(zhǔn)確建模非常復(fù)雜[4]，其中最基本的因素包括存儲器層次結(jié)構(gòu)、操作系統(tǒng)、互聯(lián)網(wǎng)絡(luò)、處理機技術(shù)、高速緩存與存儲管理、延遲包容或吸收機制、算法設(shè)計與編程語言等。然而，這些技術(shù)細(xì)節(jié)僅僅源自計算機系統(tǒng)本身，而隨著非科學(xué)計算的處理任務(wù)日趨顯現(xiàn)(如流媒體處理、模式識別、圖像處理、知識發(fā)現(xiàn)、多媒體庫操作等)，傳統(tǒng)的并行處理機制與結(jié)構(gòu)所追求的并行能力指標(biāo)將不再適應(yīng)新屬性任務(wù)處理，研究任務(wù)屬性與系統(tǒng)效率或整體性能，將成為并行處理體系結(jié)構(gòu)設(shè)計與應(yīng)用的重要課題。
1 并行系統(tǒng)的并行能力與效率描述
在研究并行處理技術(shù)過程中，因為Von Neumann機的存儲程序結(jié)構(gòu)及系統(tǒng)的整體處理能力，取決于系統(tǒng)的全部處理節(jié)點或多核訪問內(nèi)存的機制與效率[2]。所以，當(dāng)代典型的并行機系統(tǒng)都重點研究訪問內(nèi)存的技術(shù)與方法。
1.1 幾種典型的并行機系統(tǒng)
當(dāng)前典型的并行機系統(tǒng)有共享存儲的對稱多處理機SMP(Symmetric Multi-Processor)、大規(guī)模并行處理機MPP(Massively Parallel Processor)、分布式共享存儲器多處理機DSM(Distributed Shared Memory)、工作站機群COW(Cluster of Workstations)和跨地域性的、用高速網(wǎng)絡(luò)將異構(gòu)性計算節(jié)點連接起來滿足用戶分布式計算要求的網(wǎng)格計算環(huán)境GCE(Grid Computational Environment)。
1.2 并行計算機訪存模型
均勻存儲訪問模型(Uniform Memory Access)，其重要特征是物理存儲器被所有處理器均勻共享，所有處理器訪問任何存儲字的時間相同；每臺處理器都帶私有高速緩存，外圍設(shè)備也可以一定形式共享。也稱為緊耦合系統(tǒng)(Tightly Coupled System)。當(dāng)所有處理器都能等同地訪問所有I/O設(shè)備、能同樣地運行程序(如操作系統(tǒng)內(nèi)核、I/O服務(wù)程序等)時，稱為對稱多處理機(SMP)。
非均勻存儲訪問模型(Non-uniform Memory Access)，所共享的存儲器在物理上是分布在所有的處理機中，其所有本地存儲器的集合就組成了全局地址空間。處理器訪問存儲器的時間不一樣，訪問本地存儲器LM或群內(nèi)共享存儲器CSM較快，而訪問外地存儲器或全局共享存儲器GSM(Global Share Memory)較慢。每臺處理器照例可帶私有高速緩存，外設(shè)也可以某種形式共享。
全高速緩存存儲訪問模型(Cache-Only Memory Access)，各處理器節(jié)點中沒有存儲層次結(jié)構(gòu)，全部高速緩存組成了全局地址空間。利用分布的高速緩存目錄D進(jìn)行遠(yuǎn)程高速緩存的訪問，緩存容量一般都大于二級高速緩存容量。數(shù)據(jù)開始可任意分配，隨著進(jìn)程的推進(jìn)，數(shù)據(jù)最終被遷移到相應(yīng)存儲空間。
高速緩存一致性非均勻存儲訪問模型(Cache-Coherent Non-uniform Memory Access)，絕大多數(shù)商用系統(tǒng)都使用基于目錄的高速緩存一致性協(xié)議，比較SMP優(yōu)化了可擴展性，是一種分布共享存儲的多處理機系統(tǒng)。隨著進(jìn)程推進(jìn)，數(shù)據(jù)自遷移到所用的空間。
非遠(yuǎn)程存儲訪問模型(No-Remote Memory Access)，所有存儲器是私有的，不支持遠(yuǎn)程存儲器訪問。
1.3 系統(tǒng)加速比與效率
多處理器加速比和處理機效率可分別表示為：
因為最佳加速比是線性的，即：SP=Op，所以最佳效率就是常數(shù)，即：E＝Const (0≤Const≤1)。
由(1)式知，P增加，則E下降，但能夠通過優(yōu)化算法使E增加。當(dāng)然是增加了算法優(yōu)化過程的工作量(Workload)，即由于付出Workload開銷，在系統(tǒng)處理機數(shù)量增加時維持系統(tǒng)效率不變。這就是本文提出的基于任務(wù)屬性分析結(jié)果，科學(xué)地選擇多核系統(tǒng)結(jié)構(gòu)的概念。所以，始終保持一定效率常數(shù)的優(yōu)化系統(tǒng)，應(yīng)該能夠?qū)崟r對系統(tǒng)內(nèi)參與運行的處理機數(shù)量實現(xiàn)科學(xué)調(diào)度，這等同于大規(guī)模作戰(zhàn)系統(tǒng)的指揮，必須科學(xué)地調(diào)兵遣將。
2 指令級并行與多核CPU
實現(xiàn)指令級并行(ILP)處理的基本要求是被執(zhí)行指令序列不存在指令與數(shù)據(jù)相關(guān)，系統(tǒng)能在同一絕對時間或相對時間內(nèi)并行執(zhí)行多個任務(wù)指令或線程，現(xiàn)代多核CPU能支持片內(nèi)多線程平行推進(jìn)。如果任務(wù)的指令序列存在相關(guān)性，平行推進(jìn)過程將出現(xiàn)“參差不齊”或線程暫停而阻塞相關(guān)核的運行線程現(xiàn)象。所以，需要事先找出指令代碼中合適的指令序列段(S)，如果執(zhí)行S的時鐘周期能正好等于原來被阻塞的延遲時間(Delay)，則能有效地緩沖或吸收線程阻塞，繼續(xù)維持多核的多線程平行推進(jìn)。
現(xiàn)代多核CPU實際上引入了多線程平行推進(jìn)過程中自適應(yīng)進(jìn)程遷移技術(shù)，即當(dāng)某核的線程被阻塞時，能自動完成相應(yīng)線程上的進(jìn)程段遷移，相當(dāng)于上述執(zhí)行S而吸收線程阻塞。
評論