時(shí)序信號(hào)對(duì)于數(shù)字設(shè)備、通信系統(tǒng)和無(wú)所不在的網(wǎng)絡(luò)的可靠操作至關(guān)重要，可用于協(xié)調(diào)電路動(dòng)作。這些信號(hào)同步來(lái)自同步路徑的數(shù)據(jù)信號(hào)流，同時(shí)控制發(fā)出的指令信號(hào)，以便管理互聯(lián)數(shù)字模塊。生成這種信號(hào)(也通常稱為時(shí)鐘)的一個(gè)簡(jiǎn)單方法就是采用本地振蕩器。但是，當(dāng)前許多復(fù)雜系統(tǒng)都需要各種不同的時(shí)鐘頻率，同時(shí)要確保高精度和低噪聲。系統(tǒng)設(shè)計(jì)人員可根據(jù)系統(tǒng)中所需的各種不同頻率來(lái)放置相應(yīng)數(shù)量的振蕩器。這種做法會(huì)占用板卡空間需求，提高復(fù)雜性，并增加系統(tǒng)成本。

　　解決此問(wèn)題的方法之一就是采用基于PLL的(鎖相環(huán))時(shí)鐘分布法。PLL可被集成到單個(gè)IC中，并扇出多個(gè)不同頻率的時(shí)鐘，如圖1所示。這樣的芯片IC設(shè)計(jì)可以大幅減小尺寸并降低功耗。

　　PLL在高性能數(shù)字系統(tǒng)中被廣泛用于生成片上時(shí)鐘。此外，PLL也可被集成到幾乎所有的大規(guī)?；旌闲盘?hào)和數(shù)字片上系統(tǒng)(SoC)中。基于PLL的時(shí)鐘分布系統(tǒng)可將任何單個(gè)板級(jí)時(shí)鐘源作為輸入源并生成多個(gè)時(shí)鐘輸出，其頻率相對(duì)于輸入源而言可大可小。