晶體管越來越小，芯片也越來越快，但無論芯片有多快，將數(shù)據(jù)從一邊移動(dòng)到另一邊仍然需要時(shí)間。到目前為止，芯片設(shè)計(jì)師是通過放置充當(dāng)緩存的本地存儲(chǔ)器解決 這個(gè)問題。緩存被用于儲(chǔ)存最頻繁訪問的數(shù)據(jù)，便于訪問。但讓一個(gè)緩存服務(wù)于一個(gè)處理器或一個(gè)核心的時(shí)代已經(jīng)過去，緩存的管理變成了一大挑戰(zhàn)，而處理器核心 之間需要共享數(shù)據(jù)，連接核心的通信網(wǎng)絡(luò)的物理布局也必須考慮在內(nèi)。

　　現(xiàn)在，MIT和康涅狄克大學(xué)的研究人員為多核芯片設(shè)計(jì)了一套新的緩存管理規(guī)則，能顯著改進(jìn)芯片性能，降低能耗。論文《The Locality-Aware Adaptive Cache Coherence Protocol(PDF)》發(fā)表在IEEE International Symposium on Computer Architecture會(huì)議上，新緩存設(shè)計(jì)減少芯片15%的執(zhí)行時(shí)間，節(jié)省25%的能耗。