基于FPGA的新型脈沖電源控制系統(tǒng)
加入技術(shù)交流群
這個(gè)模塊輸入端口設(shè)置為：復(fù)位RESET，觸發(fā)TRIG（周期為2s，脈寬為10us），時(shí)鐘（0.1us）， 4MS（4ms）。在觸發(fā)允許的情況下，輸出信號(hào)為1，開始計(jì)數(shù)，如果沒(méi)有觸發(fā)就一直延續(xù)至1.8S，有觸發(fā)就調(diào)用計(jì)數(shù)器10US，脈寬延續(xù)為10us，等1.8S結(jié)束后輸出信號(hào)變?yōu)?，結(jié)束了一次觸發(fā)過(guò)程。
?。?） 脈沖模塊WAVEGEN .VHD
本模塊主要產(chǎn)生充電和放電脈沖。放電脈沖波形近似正弦波，振蕩頻率約454HZ（2.2ms）; 充電脈沖與放電脈沖之間間隔延時(shí)4 ms。遙控狀態(tài)下可調(diào)參數(shù)為正峰、負(fù)峰幅度，觸發(fā)延時(shí)Td及間隔時(shí)間Tb，觸發(fā)模式設(shè)置序列（即正峰、負(fù)峰的序列），一個(gè)周期內(nèi)的波形個(gè)數(shù)最多為12個(gè)。Tb的調(diào)節(jié)范圍為200ms-400ms，Td的調(diào)節(jié)范圍為0-20ms，步長(zhǎng)為0.1us 。該模塊根據(jù)上位機(jī)送的模式序列及相關(guān)約定計(jì)算出各波形觸發(fā)時(shí)間間隔即負(fù)峰到正峰T12、正峰到負(fù)峰T23、負(fù)峰到負(fù)峰T34等，在觸發(fā)允許時(shí)，即送出相應(yīng)的波形。
?。?） 數(shù)據(jù)處理模塊DATA-DISPOSAL.VHD
這個(gè)模塊是系統(tǒng)的核心模塊，主要承擔(dān)處理數(shù)據(jù)的任務(wù)，其它模塊都與此相互通訊。
4 系統(tǒng)功能實(shí)現(xiàn)
通過(guò)XILINX 的EDA工具軟件FOUDATION的VHDL設(shè)計(jì)及仿真實(shí)現(xiàn)，這套系統(tǒng)能夠滿足設(shè)計(jì)要求，可以實(shí)現(xiàn)多種脈沖工作模式，并且系統(tǒng)運(yùn)行穩(wěn)定可靠。
參 考 文 獻(xiàn)
[1] 徐志軍等. CPLD/FPGA的開發(fā)與應(yīng)用. 北京：電子工業(yè)出版社，2002.1.
[2] 侯泊亨等. VHDL硬件描述語(yǔ)言及數(shù)字邏輯電路設(shè)計(jì). 西安：西安電子科技大學(xué)出版社，1999
[3] XILINX Foundation Series 2.1i 設(shè)計(jì)指南. 北京：清華大學(xué)電子工程系Xilinx培訓(xùn)中心，1999.9 .
評(píng)論