圖 2 100 fF 可導致超出 EMI 限制

上升時間控制通過降低電源的開關速度來限制高頻譜，最適合解決 10MHz 以上的 EMI 問題。減小開關節(jié)點的寄生電容很容易，只需最小化蝕刻面積或者使用屏蔽材料。該節(jié)點到整流電源線路的電容，不會形成共模電流，因此您可以將導線埋入多層型印制線路板 (PWB)，從而減少大量不需要的電容。但是，您無法徹底消除它，因為 FET 漏極和電感仍然余留有電容。圖 2 給出了一幅曲線圖，引導您逐步計算 EMI 頻譜。第一步是計算電壓波形（紅色）的頻譜。通過計算漏電壓波形的傅里葉級數，或者只需計算基本分量然后對包線取近似值（1除以調和數和基本分量），便可完成上述計算。在高頻完成進一步的調節(jié)（1/ （pi *上升時間）），如7MHz以上頻率所示。下一步，用該電壓除以寄生電容的電抗。有趣的是，低頻輻射為扁平穩(wěn)定狀態(tài)，直到頻率穿過由上升時間設定的極點為止。最后，CISPR B 類規(guī)定也被繪制成圖。僅 0.1 pF 的寄生電容和一個高壓輸入，輻射就已接近于規(guī)定值。

EMI 問題也存在于更高的頻率，原因是輸入線路傳輸共振引起的電路共振和輻射。共模濾波可以幫助解決這些問題，因為在 C_Stray2存在大量的電容。例如，如果電容大小為 20 pF，則其在 5MHz 下阻抗低于 2 K-Ohms。我們可以在電路和50 Ohm 測試電阻器之間增加阻抗足夠高的共模電感，以降低測得輻射。更高頻率時，也是如此。

總之，使用高壓、非隔離式電源時，共模電流會使 EMI 輻射超出標準規(guī)定。在一些雙線式設計中（無基底連接），解決這個問題尤其困難，因為有許多高阻抗被包含在內。解決這個問題的最佳方法是最小化寄生電容，并對開關頻率實施高頻脈動。頻率更高時，電路其余部分的分散電容的阻抗變小，因此共模電感可以同時降低輻射發(fā)射和傳導發(fā)射。