王仁發(fā),林秩盛,陸南昌,熊 燕
(中山大學(xué) 電子與通信工程系, 廣州 510275)
 
　　摘　要：研究了DDS+雙PLL構(gòu)成的新型數(shù)字調(diào)諧系統(tǒng):A環(huán)產(chǎn)生DDS所需的時(shí)鐘信號(hào),B環(huán)產(chǎn)生高頻輸出。B環(huán)使調(diào)諧器輸出頻率f0作較大變化,A環(huán)和DDS使f0作小變動(dòng)。該系統(tǒng)工作頻率為850MHz~925MHz和1700MHz~1850MHz,頻率分辨率可達(dá)25kHz。在單片微機(jī)控制下,可實(shí)現(xiàn)跳頻。
　　關(guān)鍵詞：數(shù)字調(diào)諧系統(tǒng) DDS PLL 跳頻

　　數(shù)字調(diào)諧系統(tǒng)是現(xiàn)代收發(fā)信機(jī)的核心,其性能直接影響通信質(zhì)量的好壞,其主要部分是集成鎖相式頻率合成器。集成鎖相環(huán)與微處理器結(jié)合,可由微機(jī)控制完成頻率合成器的全部功能。
　　本文實(shí)現(xiàn)了一種與常規(guī)雙環(huán)方案完全不同的新雙環(huán)方案。該方案使用較高的鑒相頻率,采用直接數(shù)字合成(DDS)芯片,通過(guò)改變DDS的時(shí)鐘頻率和頻率控制字,使參考鑒相頻率產(chǎn)生較小的變化,就能改變環(huán)路的輸出頻率,達(dá)到精確頻率合成的目的。該方案既解決了小頻道間隔與高頻譜純度間的矛盾,又具有高的轉(zhuǎn)換速度;由單片微機(jī)完成計(jì)算和控制。
1 新方案原理
　　系統(tǒng)簡(jiǎn)化原理圖如圖1所示。其中B環(huán)使調(diào)諧器輸出頻率f0作較大變化,A環(huán)為DDS芯片提供時(shí)鐘頻率fc,只要改變A環(huán)總分頻比NA和DDS的頻率控制字,使DDS輸出頻率fd作小變動(dòng),便可使f0以較小間隔頻率作步進(jìn)改變。

圖1 方案原理圖

　　設(shè)A、B環(huán)中鑒相頻率分別為100kHz和300kHz(由晶振與fd分別經(jīng)參考分頻器得到),雙模分頻與頻率合成芯片中的程序分頻的總分頻比分別為NA和NB,f0=1700MHz~1850MHz,f´0=850MHz~925MHz,△f0=25kHz,則由環(huán)路鎖定時(shí)的頻率關(guān)系得到△fd=4.16Hz～4.41Hz;所以只要△fd≤4.41Hz,便可使輸出的頻率分辨率達(dá)到25kHz。一般DDS的輸出頻率間隔做到小于0.1Hz,即可滿足本要求。同理,當(dāng)△f0＝