3 仿真結果

利用上華0.5μm CMOS工藝和cadence軟件對這種設計方法進行了仿真驗證。斜坡信號、采樣電流信號、相加信號波形如圖5所示。

圖5中ISEN信號為電流采樣信號，RAMP為頻率為1.2MHz，斜率為的鋸齒波?？梢钥吹疆攖=1.01μs時，ISEN信號的電壓值為249mV，RAMP信號的電壓值為233mV，RAMP+ISEN信號測得為491 mV，誤差為1.8％?；灸軌驅崿F兩個信號的準確相加，從而實現斜坡補償。

圖6為加電流源與不加電流源時的采樣誤差對比圖。

3 結束語

本文設計了一種結構簡單的斜坡補償電路，這種簡單的結構因為不包含加法器的內部反饋環(huán)路，因此極大地避免了對系統(tǒng)帶寬的限制，從而可以使轉換器的開關頻率得到提高。仿真結果表明，此電路能很好的實現采樣電流信號與斜坡信號的相加，即能很好地實現斜坡補償。