儘管如此，來自于多核心裝置的功率優(yōu)勢卻相當(dāng)顯著。多核心裝置將簡單的任務(wù)指派給一顆核心，同時將更復(fù)雜的任務(wù)、需要較多功率的任務(wù)導(dǎo)向其他的核心。每一個四核心或是八核心的應(yīng)用處理器必須以特定的順序從休眠狀態(tài)中啟動以及關(guān)機(jī)。PMIC扮演著如同系統(tǒng)傳導(dǎo)者的角色，告知每一個基頻或是應(yīng)用處理器裝置中的個別電路方塊，何時須被喚醒以及何時必須進(jìn)入休眠狀態(tài)以節(jié)省能量。大多數(shù)的工作負(fù)載依然是單一執(zhí)行緒，并且需要在高頻下運作，所以系統(tǒng)單晶片必須能夠有效率的提供總處理能力及單核心效能。

　　安謀國際（ARM）標(biāo)示為big.LITTLE的異構(gòu)核心，將一個小型但高效的核心與較大且較復(fù)雜的核心搭配在一起，并且可以在兩者之間切換。行動裝置必須要透過高效的電源管理解決方案降低切換所造成的功率損耗。簡而言之，若每一個電路方塊都要同時處在高效能模式，則將無法具備足夠的功率或散熱能力。當(dāng)執(zhí)行一款高度真實感及具互動性的游戲時，顯示螢?zāi)慌c圖形處理器（GPU）將會使用大部分的功率；這時CPU必須降低頻率與電壓，以便于提供最佳整體效能。假如這時也出現(xiàn)明顯的無線數(shù)據(jù)流量時，一切將變得更為復(fù)雜。最終的結(jié)果就是，必須要有一顆先進(jìn)的PMIC來處理這些流程的切換。

　　LTE與功率效能挑戰(zhàn)

　　LTE智慧型手機(jī)也帶來功率效能上的挑戰(zhàn)?，F(xiàn)今的數(shù)位模組技術(shù)可以將更多的資料位元壓縮至每一個射頻（RF）頻道，其結(jié)果是造成更為復(fù)雜的波形，同時有著較高的波峰因素（Crest Factor），波峰因素是指波峰相對于平均功率比值（Peak-to -average-power-ratio， PAPR）。

　　LTE訊號有著非常高的波峰因素（一般而言是7.5？8dB PAPR），導(dǎo)致發(fā)射器必須具有較高的峰值功率需求。傳統(tǒng)的固定電壓功率放大器（PA）在處于發(fā)射波形的波峰時，且處于壓縮狀態(tài)下時，具有極佳的能源效率。假如設(shè)計工程師傾向于使用可以逐漸增加的較大型供應(yīng)電壓功率放大器時，許多的能量將被浪費掉，同時在下次電池充電之前，LTE裝置的可利用時間可能會降低到1個小時之內(nèi)。

　　為將功率效能最佳化，必須使用兩顆輔助PMIC管理智慧型手機(jī)上較為復(fù)雜的電壓與電流需求。封包追蹤（Envelope Tracking）也是一項新興且有潛力的電源供應(yīng)技術(shù)，可用來改善LTE行動電話的無線頻率功率放大器（Radio Frequency Power Amplifier）的能源效率。它以動態(tài)的供應(yīng)電壓取代無線頻率功率放大器供應(yīng)固定的直流電壓，如此一來可以更密切的追蹤振幅，或是發(fā)射無線頻率訊號的封包。

　　封包追蹤技術(shù)的目標(biāo)，在于改善功率放大器承載較高波峰平均功率比訊號的效率。要在有限的頻譜資源內(nèi)提供高資料處理能力，必須使用有著較高波峰平均功耗比的線性模組。很不幸的是，傳統(tǒng)電壓源固定的功率放大器，在這些情況下運轉(zhuǎn)時效率都較低。在封包追蹤的功率放大器中，可藉由改變功率放大器供應(yīng)電壓，與無線頻率訊號的封包同步，進(jìn)而改善其效率。

　　節(jié)省電路板空間　PMIC整合音訊芯片

　　OEM也面臨節(jié)省電路板空間的壓力，他們必須釋放出更多的面積以容納新功能，同時還要維持裝置的輕薄短小并降低成本。針對這些目標(biāo)，叁維（3D）封裝或是晶片堆疊技術(shù)的使用能產(chǎn)生優(yōu)勢。一般而言，晶片堆疊是利用低密度接線或銲錫凸塊連接不同堆疊層。業(yè)界在單一封裝中整合或堆疊完全可配置PMIC及低功耗音訊編解碼晶片（Audio CODEC），在單晶片上整合超過四十個不同高低電壓的電路及類比功能，大幅節(jié)省電路板空間及成本。

　　不只節(jié)省空間，業(yè)界音訊編解碼晶片還能為消費裝置提供理想的音訊效能。藉由在數(shù)位訊號處理器（DSP）內(nèi)整合先進(jìn)回音消除軟體，音訊編解碼晶片能過濾背景雜音并增加聲音清晰度，如此一來，即使是在吵雜的環(huán)境中也能提供豐富、低頻及高清晰的頻率。

　　除晶片堆疊技術(shù)外，未來業(yè)界將看見其他節(jié)省電路板空間新技術(shù)。其中一種技術(shù)是3D整合，是透過直通硅晶穿孔（Through-Silicon Via， TSV）連接不同電路層，TSV較為密集且能提供更強(qiáng)大的連接能力，可以跨越更多層并節(jié)省更多電力。3D整合一開始是被用來封裝高速記憶體及SoC，用來為繪圖功能提供更優(yōu)異的頻寬，而它現(xiàn)在絕對是未來值得被好好觀察的領(lǐng)域。

　　輕薄特色恐引發(fā)高漏電流

　　行動裝置尺寸愈趨輕薄短小，但卻裝入比以往更多功能。更細(xì)小的元件尺寸可能會引發(fā)高漏電流的危險性，這是短通道效應(yīng)及不同的摻雜水平所致，而這最終會讓產(chǎn)業(yè)無法朝更小的尺寸邁進(jìn)。

　　此外，新堆疊材料的出現(xiàn)例如高介電常數(shù)金屬閘極（HKMG），以及鰭式場效電晶體（FinFET）此類完全空乏型電晶體（Fully Depleted Transistor）?，F(xiàn)在的FinFET是3D結(jié)構(gòu)，在平面基板上升起，相較于同樣面積的平面閘，F(xiàn)inFET可以提供更大的容量。通道周圍的閘門能提供優(yōu)秀的通路控制，如此一來，當(dāng)元件處于斷開狀態(tài)時，能通過主體的漏電流就微乎其微。這讓低臨界電壓值的使用可行，以實現(xiàn)最佳切換速度及功率。

　　還有許多其他有潛力的技術(shù)藍(lán)圖。例如，戴樂格（Dialog）與臺積電共同合作最先進(jìn)的0.13微米（μm）Bipolar-CMOS- DMOS（BCD）技術(shù)，用于在小型單晶片電源管理晶片中整合先進(jìn)邏輯、類比及高電壓元件，以支援下世代的智慧型手機(jī)、平板電腦及Ultrabook。

　　BCD製程技術(shù)代表驅(qū)動半導(dǎo)體產(chǎn)業(yè)各領(lǐng)域，包括應(yīng)用端、設(shè)計及製程持續(xù)前進(jìn)的創(chuàng)新力量。此技術(shù)在同一片晶圓上結(jié)合類比Bipolar（B）元件、互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）以及雙重擴(kuò)散金屬氧化物半導(dǎo)體（Double Diffused Metal Oxide Semiconductors， DMOS）。系統(tǒng)設(shè)計師採用此技術(shù)，減少功率損失、電路板空間及成本。該技術(shù)有助于製造更好、更小及更創(chuàng)新的產(chǎn)品。同時，由于現(xiàn)在的BCD技術(shù)是以6吋晶圓製造，晶圓廠能讓他們幾乎折舊完畢的產(chǎn)線得以繼續(xù)貢獻(xiàn)生產(chǎn)力，如此能減少終端客戶的成本并產(chǎn)生利潤，或是能擁有投資其他新興技術(shù)的更多空間。

　　直流對直流（DC-DC）電源轉(zhuǎn)換器是現(xiàn)今電源管理積體電路的基礎(chǔ)元件。業(yè)界專利的TIPS（Transformative Integrated Power Solutions）技術(shù)採用一種以交換電容技術(shù)為基礎(chǔ)的獨特轉(zhuǎn)換方法。該項技術(shù)允許使用較小的導(dǎo)電元件，除提升效率之外，并且可以達(dá)到比競爭技術(shù)更高的整體電源密度，為可攜式和資料中心應(yīng)用提供顯著的優(yōu)勢。

　　電源管理決定品牌成敗

　　根據(jù)產(chǎn)業(yè)預(yù)測，行動運算裝置需求正持續(xù)增加。行動裝置正從個人資訊裝置進(jìn)化為行動運算平臺，對日常需求扮演愈來愈重要的角色。與此同時，電源效能正迅速成為這個時代的關(guān)鍵問題。智慧型手機(jī)使用者若高度滿意手機(jī)電池壽命，相較于不滿意的使用者，前者再次購買同品牌手機(jī)的可能性較高。在高度滿意手機(jī)電池壽命 （在10分量表中選擇10分）