引言/摘要

全球?qū)档湍芎牡男枨笳诖龠M(jìn)節(jié)能技術(shù)的推廣。在70W - 500W交流輸入電源中，由于LLC諧振轉(zhuǎn)換器 (效率通常在90%以上) 的效率高于標(biāo)準(zhǔn)電源拓?fù)?，所以其運(yùn)用越來越廣泛。本文闡釋了諧振轉(zhuǎn)換器高效的原因，并探討了LLC諧振轉(zhuǎn)換器的功能和優(yōu)勢(shì)，最后簡(jiǎn)要分析了一個(gè)采用FSFR2100 LLC諧振轉(zhuǎn)換器的電源。

采用諧振轉(zhuǎn)換器的理由

把能耗降至最低有許多好處：減少溫室氣體排放；減少不可再生能源的使用，以及降低運(yùn)行電源的生命周期成本。電源節(jié)能倡議不僅建議或規(guī)定不同負(fù)載條件下電源的效率，而且還包括了對(duì)待機(jī)功耗的要求。在美國(guó)加州，50W以上的外部適配器的滿負(fù)載效率必須大于85%。80PLUS等自愿性倡議要求電源在20%、50%和100%不同負(fù)載條件下的效率都大于80%。而歐盟正在對(duì)20大類產(chǎn)品進(jìn)行評(píng)估，旨在于整個(gè)歐洲范圍內(nèi)推出節(jié)能規(guī)范，在其它地區(qū)的既有規(guī)范和自愿性標(biāo)準(zhǔn)預(yù)計(jì)將對(duì)歐盟規(guī)范有重大影響。

功率因數(shù)校正(PFC) 前端是電源常用的一項(xiàng)額外功能，例如80PLUS倡議就要求采用PFC的功能。PFC可以節(jié)省耗電量，避免建筑物內(nèi)第三階諧波電流造成的一些問題，而PFC電路一般能產(chǎn)生380V-400V左右的恒定電壓，這種窄輸入電壓范圍大大有利于諧振拓?fù)涞牟捎谩?/p>

以往，前級(jí)臨界連續(xù)Boost升壓PFC和后級(jí)雙管正激拓補(bǔ)，都是100W – 300W功率因數(shù)校正電源的首選拓?fù)?，這種情況直到最近才有所改變。這種拓?fù)浜?jiǎn)明易懂，是隔離型降壓拓?fù)?(正激拓?fù)? 的衍生結(jié)構(gòu)，利用兩個(gè)晶體管代替一個(gè)晶體管，可盡量減小晶體管成本，簡(jiǎn)化變壓器設(shè)計(jì)。此外，這種拓?fù)淠軌蛱幚砗軐挼妮斎腚妷悍秶?，具有很好的輕負(fù)載調(diào)節(jié)性能。不過，它需要一個(gè)很大的輸出電感，在大負(fù)載條件下的效率低于諧振轉(zhuǎn)換器。

諧振轉(zhuǎn)換器中的零電壓開關(guān)

諧振轉(zhuǎn)換器的高效率優(yōu)勢(shì)源于它采用了零電壓開關(guān) (ZVS) 技術(shù) [注1]。電路中的功率開關(guān)在其兩端電壓極低時(shí)導(dǎo)通。由于開關(guān)損耗和流經(jīng)開關(guān)的電流與開關(guān)上的電壓的乘積有關(guān)，而電壓幾乎為零，故導(dǎo)通損耗非常低。

只有在電流波形滯后于電壓波形時(shí)，才會(huì)出現(xiàn)零電壓開關(guān)。這種滯后由諧振電路產(chǎn)生，圖1顯示了一個(gè)諧振轉(zhuǎn)換器的模塊示意圖。首先，利用半橋或全橋的電路把直流輸入電壓轉(zhuǎn)換為方波，再將方波饋入諧振電路。方波是由正弦基波和一系列高階諧波組成。在初步分析中，可以把方波近似為基波，可忽略高階諧波的影響。

諧振電路產(chǎn)生電壓波形基本分量和輸出電流波形之間所需的相位滯后，其波形非常接近于正弦曲線。諧振電路一般帶有一個(gè)變壓器，既用來調(diào)節(jié)輸出電壓；也用作基于安全或電路考慮的隔離。然后，周期性輸出電壓波形被整流，產(chǎn)生所需的輸出直流電壓。關(guān)于調(diào)節(jié)該電壓的控制回路稍后將會(huì)討論。

圖1 LLC諧振轉(zhuǎn)換器模塊示意圖和零電壓開關(guān)波形

圖1顯示了第一級(jí)的輸出電壓和電流。諧振網(wǎng)絡(luò)造成的相移會(huì)在方波電壓和正弦電流之間造成延時(shí)，從而實(shí)現(xiàn)零電壓開關(guān)。當(dāng)Q1關(guān)斷時(shí)，諧振電流會(huì)流經(jīng)Q2的體二極管。由于在Q2上的電壓幾乎為零，因此導(dǎo)通損耗極低。此外，還有一個(gè)好處是因?yàn)殚_關(guān)噪聲更小，故EMI也被降低，而EMI噪聲的主要分量在開關(guān)基頻上。

要避免Q1 和 Q2同時(shí)導(dǎo)通的可能性，需要一定的死區(qū)時(shí)間。以Q1的關(guān)斷波形為例，流經(jīng)開關(guān)的電流很大，接近峰值。在關(guān)斷期間的電壓變化為滿總線電壓，故關(guān)斷步驟不是無損的。

Q1的輸出電容的作用也必須重視，為了便于解釋，我們想象一下在Q1的漏源極之間增加一個(gè)非常大的外部電容，假設(shè)總線電壓為400V，漏／源電壓 (drain to source voltage) 為1V，柵極驅(qū)動(dòng)電壓為10V。在關(guān)斷期間，電容會(huì)把漏-源電壓鉗位在1V。因?yàn)镃GD 電容只需要9V的充電電壓而非390V放電，故需要的電荷遠(yuǎn)少于正常關(guān)斷電荷的1/40 (這里考慮到了CGD隨電壓減小的額外有利影響)。因此，Q1會(huì)因其上的電壓低而迅速關(guān)斷。不過，要增加非常大的電容是不切實(shí)際的，因?yàn)檫@會(huì)阻礙Q2的零電壓導(dǎo)通。

MOSFET輸出電容的影響，再加上有時(shí)候一個(gè)小的外部并聯(lián)電容的作用，是可以降低部分關(guān)斷的損耗，并有助于接近上面提到的理想狀態(tài)。然而，必須謹(jǐn)慎考慮Q2關(guān)斷和Q1導(dǎo)通的交互轉(zhuǎn)換。為了確保Q2的零電壓開關(guān)，很重要的一點(diǎn)是Q1的電容需完全充電，而充電時(shí)間應(yīng)該不超過死區(qū)時(shí)間。在給于總線電壓VBUS下該電容的充電時(shí)間tSW，開關(guān)時(shí)的電流ISW，以及有效漏／源電容CDSeff的關(guān)系如下：

VBUS由設(shè)計(jì)條件預(yù)先定義。如果CDSeff 為零，將出現(xiàn)Q1的硬開關(guān)和Q2的零電壓開關(guān)。如果CDSeff 太大，則出現(xiàn)Q2硬開關(guān)狀態(tài)。在輕載條件下，而 ISW 很小，那么隨著負(fù)載的減小，Q2最終也