圖3 FPGA內(nèi)部功能模塊示意圖

FPGA內(nèi)部共有16對讀/寫和數(shù)據(jù)總線，分別連接UART和相應(yīng)的發(fā)送緩沖區(qū)RAM及接收緩沖區(qū)RAM。

FPGA內(nèi)部模塊采用自頂向下的設(shè)計方法，將復(fù)雜系統(tǒng)劃分為簡單系統(tǒng)，然后通過邏輯和接口設(shè)計實現(xiàn)各個模塊功能。SRAM控制器用于FPGA和C8051F020的接口，負(fù)責(zé)內(nèi)部RAM的讀寫控制。UART負(fù)責(zé)接收從單片機(jī)上傳的串行信號，將其并行化后存入接收數(shù)據(jù)緩沖RAM;另外也負(fù)責(zé)將發(fā)送緩沖RAM中的數(shù)據(jù)轉(zhuǎn)換成符合RS232協(xié)議規(guī)范的串行信號發(fā)送給從單片機(jī)。SRAM控制器和UART模塊同樣采用自頂向下的方式實現(xiàn)，關(guān)于SRAM控制器及UART的FPGA實現(xiàn)方案在參考文獻(xiàn)中有詳細(xì)的論述[56]，本文不再介紹。

FPGA內(nèi)部系統(tǒng)采用同步有限狀態(tài)機(jī)(FSM)的設(shè)計方法實現(xiàn)，F(xiàn)SM負(fù)責(zé)調(diào)配各功能模塊之間的協(xié)作。狀態(tài)機(jī)采用獨熱(onehot)編碼，使電路的可靠性和速度有顯著的提高。系統(tǒng)狀態(tài)轉(zhuǎn)移圖如圖4所示。

圖4 有限狀態(tài)機(jī)狀態(tài)轉(zhuǎn)移圖

2.3 通信協(xié)議設(shè)計

主單片機(jī)和上位機(jī)的通信速率及FPGA和從單片機(jī)的通信速率均設(shè)置為38.4 Kbps，可以更精確的控制主單片機(jī)與各個從單片機(jī)之間的通信時間。通信指令由報頭、設(shè)備類型、設(shè)備號、命令號、命令數(shù)據(jù)、校驗等字段組成。報頭用于通知單片機(jī)開始串行通信，設(shè)備類型和設(shè)備號用于將指令正確傳達(dá)到相應(yīng)的設(shè)備，命令號用于通知單片機(jī)指令，命令數(shù)據(jù)用于通知單片機(jī)具體的功能，校驗則采用CRC校驗以保證通信的準(zhǔn)確性。寫入控制命令號為00H，讀取命令號為01H，讀取指令命令數(shù)據(jù)為0字節(jié)。通信指令的幀格式如下：

單片機(jī)接收到控制命令后,如果接收正確，返回00H，若錯誤則返回01H。返回幀格式為:

讀取指令沒有命令數(shù)據(jù),幀格式為:

接收后單片機(jī)返回幀格式為:

結(jié)語

本文介紹了在FPGA上集成多個UART的方法，并以此為基礎(chǔ)搭建了一個多單片機(jī)通信網(wǎng)絡(luò)。設(shè)計中采用FPGA作為串行接口擴(kuò)展器件與傳統(tǒng)器件相比具有功能靈活、擴(kuò)展性好的特點。通過實驗證明，該通信網(wǎng)絡(luò)相對于傳統(tǒng)的總線拓?fù)渚W(wǎng)絡(luò)具有速度快、實時性好的特點，同時該網(wǎng)絡(luò)可以根據(jù)外設(shè)需要隨意擴(kuò)展，非常適合應(yīng)用于監(jiān)督計算機(jī)控制系統(tǒng)和集散控制網(wǎng)絡(luò)。