線性穩(wěn)壓器的拓撲結構

近幾年來，隨著半導體技術的發(fā)展，表面貼裝的電感器、電容器、以及高集成度的電源控制芯片的成本不斷降低，體積越來越小。由于出現(xiàn)了導通電阻很小的MOSFET可以輸出很大功率，因而不需要外部的大功率FET。例如對于3V的輸入電壓，利用芯片上的NFET可以得到5V/2A的輸出。其次，對于中小功率的應用，可以使用成本低小型封裝。另外，如果開關頻率提高到1MHz，還能夠降低成本、可以使用尺寸較小的電感器和電容器。有些新器件還增加許多新功能，如軟啟動、限流、PFM或者PWM方式選擇等。

線性穩(wěn)壓器的5種拓撲結構如圖1所示。a圖為傳統(tǒng)的NPN型線性穩(wěn)壓器，其輸入/輸出壓差超過2.5～3V，I為驅動電流(下同)。b圖為準低壓差線性穩(wěn)壓器(QLDO)，其壓差可減小到0.9～1.5V。c圖為PNP型低壓差線性穩(wěn)壓器(LDO)，其壓差僅為0.3～0.6V。d圖為由P溝道MOS管構成的PMOS超低壓差線性穩(wěn)壓器(VLDO)，其壓差可降至100mV左右。e圖為由N溝道MOS管構成的NMOS VLDO，其壓差可低至幾十毫伏。

上述5種線性穩(wěn)壓器的壓差計算公式見附表1。

低壓差線性穩(wěn)壓器的主要特點

低壓差線性穩(wěn)壓器的主要特點是可最大限度地降低調整管壓降，從而大大減小了輸入-輸出壓差，使穩(wěn)壓器能在輸入電壓略高于額定輸出電壓的條件下工作。例如，傳統(tǒng)的線性穩(wěn)壓器7805或LM317，要求輸入電壓必須比輸出電壓高出2.5～3V才能正常工作。為獲得+5V輸出，就需要+8V的輸入電壓。與之相比，新型低壓差穩(wěn)壓器的輸入電壓只需高于+5.3V，即可獲得+5V輸出。從電源效率上看，LM317工作在+3.3V、1A時的效率低于50%。

低壓差線性穩(wěn)壓器與開關穩(wěn)壓器相比，主要有以下6個優(yōu)點：①穩(wěn)壓性能好;②低噪聲(可達幾十個微伏，無開關噪聲)、低紋波(電源抑制比可達60～70dB)，這對于無線電和通信設備至關重要;③低靜態(tài)電流(超βLDO的靜態(tài)電流可低至幾微安至幾十微安)，低功耗，當輸入電壓與輸出電壓接近時可達到很高的效率;④具有快速響應能力，能對負載及輸入電壓的變化做出快速反應;⑤外圍電路簡單(僅用兩只電容器)，使用方便;⑥成本低廉。

低壓差線性穩(wěn)壓器與其他穩(wěn)壓器的性能比較見表2。低壓差線性穩(wěn)壓器使用注意事項

● 使用低壓差線性穩(wěn)壓器時不得超過芯片的最高輸入電壓(UIM)、最大功耗(PDM)、最高結溫(TjM)等極限參數(shù)值。最大功耗PDM=(UIM-UO)IOM。一般講，芯片的封裝尺寸越小，功耗越低。

● 輸入電壓必須大于預期的輸出電壓與輸入-輸出壓差之和，即UI>UO+ΔU，否則低壓差線性穩(wěn)壓器無法正常工作。

● 為延長電池使用壽命，應選擇相對于負載電流而言，靜態(tài)電流IQ較小的LDO。例如，為使IQ只增加0.02%的電池消耗，在100mA負載電流的情況下，采用IQ=200μA的VLDO比較合理。某些器件是在室溫條件下規(guī)定的，或只提供IQ與溫度關系的典型曲線。必要時可實測IQ值。

● 輸出電壓的精度亦稱允許偏差。線性穩(wěn)壓器的輸出電壓精度一般不超過額定值的±5%。對大多數(shù)應用而言，該精度已經足夠了。

● 由于輸出電容是用來補償LDO的，因此在選擇輸出電容器時應格外仔細。一般情況下，采用等效串聯(lián)電阻(ESR)較低的大電容器，可提高電源抑制比，降低噪聲電壓并改善瞬態(tài)響應。但ESR過高或過低，也可能造成振蕩。

● 手機、MP3、游戲機及多媒體PDA等便攜式設備，適配300～500mA的LDO。為獲得良好的音頻質量，這種LDO在20Hz～20kHz的音頻范圍內應具有噪聲電壓低、電源抑制比(PSRR)很高的特性。

● 為滿足精密電子設備的供電要求，應盡量減小LDO的輸出噪聲。LDO的輸出噪聲主要來源于基準電壓電路，它所產生的噪聲經過放大后送至輸出端。影響LDO輸出噪聲的其他因素還有LDO內部放大器的極點、零點和輸出極點，外部輸出電容的容量、輸出電容的等效串聯(lián)電阻(ESR)及負載值。