在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 便攜式產(chǎn)品具有低功耗意識的FPGA設計方法

            便攜式產(chǎn)品具有低功耗意識的FPGA設計方法

            作者: 時間:2009-11-29 來源:網(wǎng)絡 收藏

              系列產(chǎn)品

              Actel公司的系列器件是產(chǎn)品,是在設計中替代ASIC和的最佳方案。它在Flash*Freeze模式時的靜態(tài)功耗最低可達到2μW,電池壽命是采用主流PLD的產(chǎn)品的5倍以上。針對I/O需求數(shù)目更多的應用,Actel可以提供IGLOO PLUS系列,規(guī)模分別是3萬、6萬和12.5萬門。和相同封裝的IGLOO器件相比,可以提供最多多出64%的I/O。其所有的器件都支持4個I/O Bank。在多電壓應用環(huán)境中比較有利,并且支持熱插拔和施密特觸發(fā)器。Actel在IGLOO系列產(chǎn)品的開發(fā)過程中,對靜態(tài)功耗的主要物理來源——漏電流方面做了改進。同時在生產(chǎn)過程中對產(chǎn)率、速度以及可靠性做了嚴密的監(jiān)控。

              采用IGLOO器件的低功耗優(yōu)勢從哪些方面獲得呢?首先來自IGLOO器件本身對漏電流源頭的控制,以及器件所提供的各種節(jié)省功耗的特性的實現(xiàn)和各種最少功耗數(shù)據(jù)存儲技術(shù)的實現(xiàn)。除此之外,設計中采用一些低功耗技巧,也可以降低靜態(tài)功耗。

              IGLOO具有功耗友好的器件架構(gòu),能提供靜態(tài)、睡眠、Flash*Freeze功耗模式,允許采用動態(tài)電壓和頻率調(diào)節(jié)技術(shù)來降低系統(tǒng)整體實際功耗。提供可選擇的1.2V和1.5V的I/O和核電壓,以方便用戶平衡設計的性能和功耗之間的關(guān)系。IGLOO的時鐘結(jié)構(gòu)可以沒有副作用的對全局信號和局部信號進行門控制。另外IGLOO的RAM模塊具有LP和F*F端口來控制RAM本身的靜態(tài)功耗。

              系統(tǒng)溫度及功耗概況

              工業(yè)、汽車電子、軍事, 甚至商業(yè)類客戶都會對系統(tǒng)的溫度和運行模式的概況有規(guī)定。這些概況指引我們在設計時要注意哪些地方以及精力該如何分配。IGLOO器件的低功耗工藝和硅片設計由Actel來保證,用戶所要關(guān)注的是:關(guān)心器件的選型、掌握所使用的的架構(gòu)、掌握PCB的板級布局(主要是電容及I/O的走線)。

              對于同一系列的器件來說,器件的die越小,器件的功耗也會越小。也就是說,在選用器件的時候,應該盡量選擇規(guī)模小的器件。選定器件后,可以在設計過程中,通過一些技巧盡可能的少占用資源,比如通過時分復用的方式少占用I/O,共享加法、乘法等算法邏輯,共享RAM等,同時也有必要了解所選用的FPGA的架構(gòu)。

              用戶需要在功耗和速度之間做平衡,在對速度性能要求不高的時候,盡量使用低的核電壓和低電壓的I/O接口標準。根據(jù)設計工作的實際狀況,在某些時候?qū)斍安还ぷ鞯馁Y源關(guān)掉,比如通過控制SRAM的LP或BLK引腳,使其在不工作的時候可以被關(guān)斷,或者是通過Flash Freeze端口進入Fresh Frezee模式以降低靜態(tài)功耗。在PLL不需要工作的時候,通過Power Down引腳將其關(guān)掉,不過需要注意的是,需要考慮重新開啟以后,PLL的鎖定時間對系統(tǒng)是不是有影響。關(guān)掉沒有輸入總線的I/O Bank。

              注意,不要濫用上拉/下拉電阻。在活動模式下,如果總線被反向模式驅(qū)動(如上拉的被“0”驅(qū)動,或下拉的被“1”驅(qū)動),那么每個I/O上的電流會增加。要預防被驅(qū)動的總線進入3態(tài)狀態(tài)。除非FPGA的工作時間確實短,否則建議跟板子設計者溝通以確保對輸入進行持續(xù)的驅(qū)動。

              要降低設計的動態(tài)功耗,首先要了解影響動態(tài)功耗的因素。動態(tài)功耗通常和電壓、信號翻轉(zhuǎn)頻率、容性負載正相關(guān),設計所占用的邏輯資源越多、時鐘頻率越高、I/O和RAM越多,動態(tài)功耗就越大。同時也需要分析設計的動態(tài)功耗概況。

              確定要降低的動態(tài)功耗的目標,如果要降低的動態(tài)功耗的目標是目前整個系統(tǒng)動態(tài)功耗的20%,那么選用Actel的IGLOO器件或許就可以實現(xiàn)所要達到的目標。如果目標是80%,那么除了選用IGLOO器件外,還需要從系統(tǒng)和架構(gòu)上去考慮。

              針對不同的系統(tǒng)功耗的概況,梳理動態(tài)功耗的重點,見圖1。針對Case1中動態(tài)功耗的示意圖,我們可以看出其功耗主要分布在邏輯、存儲和時鐘方面,這樣我們的精力就不能放在如何降低I/O的功耗上去,而針對Case3這種情況,如果要降低動態(tài)功耗,就必須要解決I/O上的功耗問題。

            便攜式產(chǎn)品具有低功耗意識的FPGA設計方法

            圖1 不同系統(tǒng)的動態(tài)功耗在線座談精華


            上一頁 1 2 3 4 下一頁

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉