基于高速幀同步和相位模糊估計(jì)法的FPGA實(shí)現(xiàn)
當(dāng)接收數(shù)據(jù)的幀頭部分與本地同步碼完全對(duì)齊時(shí),可對(duì)式(5)做如下討論:
(1)若l=0,2,4,6,即相位模糊值為π/4的偶數(shù)倍,觀察式(5)可知,此時(shí)相關(guān)值僅包含實(shí)部或虛部。故實(shí)部或虛部的絕對(duì)值(相關(guān)值的模)應(yīng)該大于判決門限,設(shè)為threshold_0。
(2)若l=1,3,5,7,即相位模糊值為π/4的奇數(shù)倍,觀察式(5)可知,此時(shí)相關(guān)值包含實(shí)部和虛部。實(shí)部和虛部的絕對(duì)值均約為相關(guān)值的模,所以它們的倍約為相關(guān)值的模,且都應(yīng)該大于門限threshold_0。因此它們本身都應(yīng)該大于
通過(guò)上述分析可知,相關(guān)檢測(cè)問(wèn)題實(shí)際上可以轉(zhuǎn)化為相關(guān)值的實(shí)部和虛部與兩個(gè)門限進(jìn)行比較的問(wèn)題。其判斷邏輯如表1所示。
注:第二列為按照逆時(shí)針計(jì)算的相位模糊值。
式(3)表明,僅通過(guò)接收符號(hào)的相位以及本地同步碼的相位即可計(jì)算出相關(guān)值的實(shí)部和虛部。
之后將實(shí)部和虛部分別與兩個(gè)門限值做比較,然后根據(jù)表1的判決邏輯,即可直接檢測(cè)出峰值脈沖與相位模糊值。
3 算法性能分析
幀同步系統(tǒng)應(yīng)有較強(qiáng)的抗干擾能力,通常用漏同步概率、假同步概率來(lái)衡量其系統(tǒng)性能。本文的方法應(yīng)用在320 MHz符號(hào)速率8PSK信號(hào)系統(tǒng)的幀同步和相位模糊值的估計(jì)上。其中,幀同步碼長(zhǎng)為58;幀全長(zhǎng)為2 660個(gè)調(diào)制符號(hào)。并且要求在比特信噪比不低于6 dB的情況下,漏同步概率小于10-12;假同步概率小于10-12;同步概率大于0.95。
設(shè)p為碼元錯(cuò)誤概率,n為同步碼組的碼元數(shù),m為判決器容許碼組中的錯(cuò)誤碼元最大數(shù),則漏同步概率為:
這是滿足系統(tǒng)要求的。
評(píng)論