在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于GAP技術的網(wǎng)絡隔離設備的研究與設計

            基于GAP技術的網(wǎng)絡隔離設備的研究與設計

            作者: 時間:2010-08-24 來源:網(wǎng)絡 收藏

              1 引言

              隨著的發(fā)展,網(wǎng)絡安全越來越重要。病毒和黑客攻擊造成的損失無法估算,防火墻、殺毒軟件等防范措施都是基于軟件的保護,并不能完全可靠地阻止外界的攻擊,因此迫切需要比傳統(tǒng)產(chǎn)品更為可靠的技術防護措施。技術是一種基于硬件的保護技術。

              2 系統(tǒng)工作原理

              國內(nèi)外快速發(fā)展的技術以物理隔離為基礎,在確保安全性的同時,解決了網(wǎng)絡之間信息交換的困難,從而突破了因安全性造成的應用瓶頸。技術是通過專用硬件使2個或者2個以上的網(wǎng)絡在不連通的情況下實現(xiàn)安全數(shù)據(jù)傳輸和資源共享的技術。它采用獨特的硬件設計,保證在任意時刻網(wǎng)絡間的鏈路層斷開,阻斷TCP/IP協(xié)議及其他網(wǎng)絡協(xié)議,能夠顯著地提高內(nèi)部用戶網(wǎng)絡的安全強度,與防火墻、入侵檢測有很大的區(qū)別:防火墻、IDS技術從正面抗擊黑客入侵,而GAP產(chǎn)品以攻擊技術的物質(zhì)基礎即網(wǎng)絡介質(zhì)實現(xiàn)隔離,使黑客技術無用武之地。2個網(wǎng)絡(內(nèi)部網(wǎng)絡和外部網(wǎng)絡)物理斷開,但邏輯相連。GAP的結構如圖1所示。

            GAP的結構

              專用隔離硬件與內(nèi)外網(wǎng)處理單元構成一個GAP系統(tǒng),隔離硬件由純電路構成,隔離硬件中增加暫存區(qū)的設計,滿足了數(shù)據(jù)傳輸?shù)膶崟r性和傳

            輸效率要求。筆者在GAP原理的基礎上提出基于FPGA的專用隔離硬件設計的新方案,并對關鍵技術進行了深入研究。

              3 系統(tǒng)方案設計

              3.1 系統(tǒng)結構

              該系統(tǒng)主要由1個超大規(guī)模邏輯器件、2個68針P電纜SCSI接口和2個SDRAM構成,系統(tǒng)整體硬件結構如圖2所示。

            系統(tǒng)整體硬件結構

              在該系統(tǒng)中,F(xiàn)PGA要集成核心控制器、SCSI協(xié)議控制器、SDRAM控制器模塊,核心控制器從SCSI協(xié)議控制器獲得二端處理單元的命令,執(zhí)行相應的動作,如檢查設備、讀寫數(shù)據(jù)等,而且將SCSI協(xié)議控制器與存儲器隔離,在任何時候,1個SCSI協(xié)議控制器只能與1個存儲器構成通路。系統(tǒng)中的緩沖區(qū)由兩片SDRAM構成,核心控制器通過調(diào)用SDRAM控制器IP核對其進行同步操作,從一片讀數(shù)據(jù)的同時向另一片寫數(shù)據(jù),可以完成讀寫乒乓機制功能,有助于提高傳輸速度。專用隔離硬件進行內(nèi)外網(wǎng)之間大量數(shù)據(jù)的傳輸,為了保證高速和實時,選用68針的P電纜線,支持16位寬SCSI。為了滿足功能的需要,F(xiàn)PGA選用ALTERA公司的EPlK5OQC208-3,其邏輯門和引腳資源豐富,速度大于50 MHz。其主要特性如下:2.5 V核心電壓,低功耗設計;208引腳,171個可用I/O口;內(nèi)有l(wèi) 728個邏輯單元和6個嵌入式RAM塊。


            上一頁 1 2 3 下一頁

            評論


            相關推薦

            技術專區(qū)

            關閉