2 系統(tǒng)組成與設(shè)計(jì)原理

　　根據(jù)上述介紹，不難得知系統(tǒng)設(shè)計(jì)的關(guān)鍵便是獲取低應(yīng)變反射波的波速及模數(shù)轉(zhuǎn)換器的采樣頻率。整個(gè)系統(tǒng)由加速度傳感器、信號(hào)采集單元、SoPC模塊、電源模塊及其他外設(shè)電路組成，如圖2。

　　將加速度傳感器按照規(guī)范要求，安裝在樁頭磨好的位置，用黃油等介質(zhì)進(jìn)行耦合。用手持小錘進(jìn)行敲擊后，進(jìn)入檢測(cè)進(jìn)程。首先由信號(hào)采集單元收集加速度傳感器的輸出信號(hào)，信號(hào)經(jīng)過(guò)與加速度傳感器輸出端并聯(lián)的電阻處理，由電流信號(hào)變?yōu)殡妷盒盘?hào)，并通過(guò)濾波器處理濾掉高頻噪音后，經(jīng)模數(shù)轉(zhuǎn)換器捕獲超過(guò)閾值電壓的信號(hào)，并將轉(zhuǎn)換后的信號(hào)存儲(chǔ)到外部閃存中。最后由控制核心模塊讀取閃存中的數(shù)值并進(jìn)行數(shù)據(jù)處理，將采集到的反射波形顯示到系統(tǒng)的觸摸顯示屏上。并可通過(guò)USB/UART接口，將這些數(shù)據(jù)傳輸給PC機(jī)。

　　3 系統(tǒng)的硬件設(shè)計(jì)

　　3.1 SoPC模塊設(shè)計(jì)

　　基于Cyclone Ⅱ FPGA EP2C8的SoPC模塊是整個(gè)系統(tǒng)的核心。如圖3所示，NiosⅡ軟核處理器通過(guò)定義了主從設(shè)備之間接口與通信時(shí)序的Avalon交換式總線(xiàn)連接多個(gè)IP核[3]。SoPC Builder也支持在設(shè)計(jì)中整合自定義的IP核。