其次，ASIC和FPGA結(jié)構(gòu)上的差異給驗證工作帶來了額外的負擔。驗證人員需要時刻保持ASIC和FPGA在版本上的一致性。原則上，ASIC上的任何的改動都要精準地反映在FPGA中，二者的一致性是相對的，驗證人員需要做到心中有數(shù)。要做好二者的一致性，要對模塊進行正確劃分。把從ASIC到FPGA需要調(diào)整的部分單獨劃分出來(不影響系統(tǒng)系能的前提下)。這樣，當ASIC部分進行代碼更新時，只要不涉及到需要調(diào)整的部分，全部替換即可。這樣即節(jié)省了時間，又保證了二者的一致性。

　　再次，F(xiàn)PGA平臺運行性能較差。在本系統(tǒng)中，CPU和AHB總線的時鐘可以穩(wěn)定運行在100 MHz左右，但是，ARM7和FPGA之間布線延時造成ARM7最高運行在32 MHz左右，否則就不能保證功能以及時序上的正確性。因此，F(xiàn)PGA原型驗證在性能上要低于ASIC平臺。采取的方式是：在ARM7平臺上測試功能，在ARM9平臺上測試性能。采用ARM9芯片時，系統(tǒng)可以運行在100 MHz左右，完全滿足系統(tǒng)整體性能的要求。板級系統(tǒng)的可擴展性有助于解決在驗證過程中的某些問題。

　　經(jīng)過充分的驗證，本系統(tǒng)實現(xiàn)了基于FPGA原型驗證平臺的GPS基帶芯片的導航定位功能。

　　參考文獻

　　[1] ANTTI I.FPGA prototyping：untapping potential within the multimillion-gate system-on-chip design space，2005，133-136.

　　[2] LIN Yi Li，YOUNG Chung Ping，Alvin W.Y.Su，Versatile PC/FPGA-based verification/fast prototyping platform with multimedia Applications.IEEE Transactions on Instrumentation and Measurement，2007，56(6).

　　[3] HU Tsung Yu，CHEN Liang Bi，HUANG Ing-Jer.An efficient HW/SW integrated verification methodology for 3D Graphics SoC development.The 13th IEEE International Symposium on Consumer Electronics，2009.

　　[4] LINDA E.M，LUIS A.P，JEFFREY P.System-on-Chip design and implementation.IEEE Transactions on Education，2009.

　　[5] 張開明，王新安，張國新，等.WLAN SoC芯片BX501的FPGA驗證平臺設計與實現(xiàn).微電子學與計算機，2006，23(1)：97-102.

　　[6] 竇建華，孫強，陸俊峰.基于JTAG和FPGA的嵌入式SoC驗證系統(tǒng)設計與實現(xiàn).合肥工業(yè)大學學報，2009,32(3)：336~339.