Allegro公司的A6259KA和A6259KLW集3到8線CMOS譯碼器和數(shù)據(jù)鎖存、控制電路及DMOS輸出于一身，具有存儲(chǔ)單線數(shù)據(jù)于可定址鎖存器的多功能功率驅(qū)動(dòng)器，可用做譯碼器或分工器。其功能框圖示于圖1。

表1 功能表

CMOS輸入和鎖存使其能直接與微處理器基系統(tǒng)連接。對(duì)于帶TTL的應(yīng)用需要適當(dāng)?shù)纳辖与娮杵鱽?lái)保證輸入邏輯高態(tài)。用CLEAR和ENABLE輸入可選擇4種工作模式：可定址鎖存，存儲(chǔ)器，8線分工器和消除（見(jiàn)表1）。

表2 鎖存選擇表

在所在非定址輸出保持在它們的預(yù)先姿態(tài)時(shí)定址DMOS輸出倒相DATA輸入。當(dāng)CLEAR輸入和ENABLE輸入高態(tài)時(shí)所有輸出驅(qū)動(dòng)器斷開(kāi)（DMOS驅(qū)動(dòng)器關(guān)閉）。A6259KA/KLW DMOS漏極開(kāi)路輸出具有吸收750mA的能力。

這種器件有8個(gè)輸出，由三個(gè)二時(shí)制編碼輸出選擇輸入（S0，S1，S2）來(lái)選擇8個(gè)輸出（見(jiàn)表2）。

從表1可見(jiàn)，控制CLEAR和ENABLE輸入可選擇4種工作模式。

在可定址鎖存模式，在DATA輸入端的數(shù)據(jù)寫(xiě)入定址鎖存器中。當(dāng)所有其他輸出保持在它們預(yù)先的狀態(tài)時(shí)定址輸出倒相數(shù)據(jù)輸入。

在存儲(chǔ)器模式，所有輸出保持在它們的預(yù)先狀態(tài)而DATA或地址（Sn)輸入不影響輸出。為防止錯(cuò)誤數(shù)據(jù)進(jìn)入鎖存器，在地址線正在改變時(shí)應(yīng)保持ENABLE為高態(tài)。

在分工/譯碼模式，定址輸出倒相數(shù)據(jù)輸入而所有其他輸出都關(guān)斷。

在消除模式，所有輸出都關(guān)斷而DATA或地址（SN）輸入不影響輸出。

給定合適的輸入，對(duì)于給定的地址當(dāng)DATA是低態(tài)時(shí)輸出關(guān)斷；當(dāng)DATA是高態(tài)時(shí)輸出導(dǎo)通并可吸收電流。