除了 Altera傳統(tǒng)的 Avalon .存儲(chǔ)器映射 (Avalon-MM)接口和數(shù)據(jù)通路總線接口規(guī)范， Qsys還支持ARM AXI.標(biāo)準(zhǔn)，可以采用自動(dòng)的“混合匹配”方法來(lái)集成基于Avalon的IP和基于 AXI的 IP。Qsys支持您利用直觀快速的設(shè)計(jì)經(jīng)驗(yàn)，在通用平臺(tái)上方便的進(jìn)行設(shè)計(jì)重用和在系統(tǒng)驗(yàn)證，實(shí)現(xiàn)基于 ARM和 Intel的 SoC FPGA，以及 MIPS和 Nios II軟核 CPU SoC實(shí)現(xiàn)。

定制 28-nm 系列器件

Altera的 28-nm FPGA系列器件是業(yè)界最全面的器件，針對(duì)用戶的各種設(shè)計(jì)需求進(jìn)行定制。Altera為各種最終應(yīng)用需求提供非常優(yōu)異的FPGA體系結(jié)構(gòu)和工藝技術(shù)——性能最好的高密度 Stratix. V器件，成本最優(yōu)的大批量 Cyclone. V器件，以及在性能和成本上達(dá)到均衡的中端 Arria. V器件。全系列 SoC FPGA受益于這種定制方法。

Altera最新的SoC FPGA將含有基于ARM Cortex-A9MP內(nèi)核的高級(jí)處理器模塊，如圖2所示：

Altera SoC FPGA體系結(jié)構(gòu)在 ARM-Cortex A9子系統(tǒng)中將含有多種硬核 IP，以及高性能多端口存儲(chǔ)器控制器，以提高存儲(chǔ)器帶寬。FPGA和 CPU子系統(tǒng)之間的寬帶低延時(shí)互聯(lián)將支持高性能應(yīng)用和高效的 FPGA硬件加速。高級(jí)內(nèi)部交換架構(gòu)將支持高效的數(shù)據(jù)吞吐量，以及高效能在系統(tǒng)觀察和調(diào)試。Qsys、Quartus II軟件以及 ARM聯(lián)絡(luò)社區(qū)軟件工具相結(jié)合后，這一器件將是一種性價(jià)比非常高的系統(tǒng)設(shè)計(jì)選擇，它利用標(biāo)準(zhǔn)工具流程提高了效能，支持新開(kāi)發(fā)和驗(yàn)證。

結(jié)論

SoC FPGA時(shí)代已經(jīng)來(lái)臨。在關(guān)鍵經(jīng)濟(jì)、技術(shù)和市場(chǎng)因素的推動(dòng)下，這些器件達(dá)到了關(guān)鍵點(diǎn)，很多供應(yīng)商已經(jīng)發(fā)布了這些器件，或者開(kāi)始發(fā)售。執(zhí)行管理人員和系統(tǒng)規(guī)劃人員在評(píng)估系統(tǒng)解決方案時(shí)應(yīng)認(rèn)真考慮平臺(tái)效應(yīng)、IP重用以及 FPGA工藝技術(shù)優(yōu)勢(shì)。

Altera與主要的 CPU供應(yīng)商 ARM、Intel和 MIPS合作，為 SoC FPGA器件和軟核 CPU解決方案提供公共 FPGA平臺(tái)。這種合作關(guān)系能夠?qū)崿F(xiàn)業(yè)界應(yīng)用最廣泛的CPU體系結(jié)構(gòu)及其輔助支撐系統(tǒng)，繼承相同的高級(jí) FPGA設(shè)計(jì)流程，從而在這一平臺(tái)上增強(qiáng)了IP重用，提高了靈活性。這種集成方法實(shí)現(xiàn)了平臺(tái)效應(yīng)，促進(jìn)了這一平臺(tái)以及支持CPU及其輔助支撐系統(tǒng)的增長(zhǎng)和發(fā)展。