(4)雙口RAM模塊

　　本文設(shè)計中雙口RAM 用于存儲經(jīng)過處理的數(shù)據(jù)，一方面通過RS 232 接口提供給上位機(jī)操作，另一方面通過DAC8551轉(zhuǎn)換成模擬信號。雙口RAM擁有兩套完全獨立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個獨立的系統(tǒng)或設(shè)備同時對其進(jìn)行隨機(jī)性訪問。該雙口RAM 模塊是通過調(diào)用Quartus Ⅱ自帶的參數(shù)化模型庫實現(xiàn)的，容量為4 KB.

　　(5)數(shù)據(jù)通信模塊

　　RS 232采用的是異步通信協(xié)議，基本的異步通信只需包括通信發(fā)送端和通信接收端兩根信號線。該模塊由三個子模塊組成：波特率發(fā)送器模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊。波特率發(fā)生器模塊主要用于產(chǎn)生接收模塊和發(fā)送模塊的時鐘頻率，其實質(zhì)是一個分頻器，數(shù)據(jù)接收模塊的作用就是將接收到的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并輸出，數(shù)據(jù)發(fā)送模塊的作用相當(dāng)于一個移位寄存器，其功能就是按照一定的波特率將移位寄存器中的數(shù)據(jù)一位一位移出。數(shù)據(jù)收發(fā)過程是通過狀態(tài)機(jī)實現(xiàn)的，設(shè)計中波特率發(fā)生器模塊的輸出時鐘為實際串口數(shù)據(jù)波特率的16倍，當(dāng)輸入線路邏輯發(fā)生跳變時，開啟采樣計數(shù)器，當(dāng)計數(shù)器計數(shù)到起始位數(shù)據(jù)中間時刻時即可認(rèn)定接收到的數(shù)據(jù)是起始位數(shù)據(jù)，依次類推，只有計數(shù)器計數(shù)到每個數(shù)據(jù)的中間位置時才開始采集該數(shù)據(jù)。

　　3 仿真驗證

　　激光多普勒測振計信號采集與處理系統(tǒng)采用MentorGraphics公司Modelsim軟件進(jìn)行仿真驗證。數(shù)據(jù)通信模塊仿真波形如圖5所示。其中，first發(fā)生跳變會引起數(shù)據(jù)發(fā)送使能信號的翻轉(zhuǎn)，從而給UART傳輸系統(tǒng)中數(shù)據(jù)發(fā)送模塊一個使能信號。clk16x_rx，clk16x_tx是由波特率發(fā)送器產(chǎn)生的16倍于系統(tǒng)時鐘的信號，分別作用于數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊。按照時間順序由低字節(jié)到高字節(jié)發(fā)送一幀數(shù)據(jù)0，1，0，0，1，1，1，0，1，1，當(dāng)數(shù)據(jù)發(fā)送使能信號低電平有效時，被采樣的數(shù)據(jù)經(jīng)由數(shù)據(jù)發(fā)送模塊發(fā)送出來。由此證明數(shù)據(jù)通信模塊能夠正常工作。

　　系統(tǒng)仿真波形如圖6 所示。dina，dinb 是由計算機(jī)隨機(jī)產(chǎn)生的兩路多普勒正交信號，經(jīng)過ADS1174 模數(shù)轉(zhuǎn)換輸出給FPGA，經(jīng)過信號處理模塊、雙口RAM 模塊以及DA控制模塊，從dout口輸出給DAC8551芯片進(jìn)行數(shù)模轉(zhuǎn)換。

　　4 結(jié)語

　　本文主要提出了一種基于FPGA的多普勒測振計信號采集與實時處理的信號采集系統(tǒng)的設(shè)計方案，采集系統(tǒng)采樣精度為16 b，每路采樣速率為50 KSPS，兩路信號經(jīng)過FPGA 處理后解調(diào)出多普勒頻移信息，處理后的數(shù)據(jù)存儲在雙口RAM 中，通過RS 232接口快速傳輸至上位機(jī)或者數(shù)模轉(zhuǎn)換成模擬信號輸出。測試表明該設(shè)計方案能夠保證設(shè)計要求的采樣速度和精度，對于信號的實時解調(diào)和處理具有實際應(yīng)用價值。