Intel技術(shù)和制造小組主管Mike Mayberry表示，他們目前正在研究一種新的晶體管設(shè)計，以便于讓他們的處理器能裝入更多存儲器，提高產(chǎn)品性能。公司準備在本周舉行的IEDM 2006（International Electron Devices Meeting）大會上發(fā)表他們的“浮體單元（floating-body cell）”計劃。

Mayberry的任務(wù)是生產(chǎn)更小的晶體管，浮體單元技術(shù)的目標就是提高緩存密度。緩存用來存儲頻繁讀寫的數(shù)據(jù)，它的速度比一般外部存儲介質(zhì)快得多，但是SRAM滿足不了他們的需求——它需要六個晶體管構(gòu)建一個單元并存儲1bit的信息。公司的目標是讓一個晶體管就能存儲1bit的信息，嵌入式DRAM基本能滿足要求，但它的缺點是慢，而且貴。

利用浮體單元技術(shù)，當你向一塊硅晶絕緣體晶片上的晶體管傳入電荷時，它將像一個電容器那樣保存一部分電荷——這就可以用來表示1bit，科學家們稱這種現(xiàn)象為“歷史效應(yīng)”。

目前東芝和伯利克的加州大學都在致力于浮體單元的研究，他們的成果主要有兩點不同：BOX厚度和底層電壓。BOX越厚，保存電荷所需的底層電壓就越高，如何取得平衡，就看廠商的選擇了。

Intel對這種技術(shù)的改進就是不再采用一個柵極（gate），而是將之分為前柵極（FG）和后柵極（BG），BOX厚度和底層電壓根據(jù)需要設(shè)定后大小不變，而用調(diào)節(jié)前柵極和后柵極的方式來控制數(shù)據(jù)走向。這聽起來像一個三閘（trigate）晶體管，Intel計劃在未來三到七年以內(nèi)使用它。

正式的文檔會在當?shù)貢r間12月13日公布，欲知詳情如何，且聽下回分解：）

東芝和加州大學產(chǎn)品結(jié)構(gòu)示意圖