晶振設(shè)計(jì)是單片機(jī)應(yīng)用設(shè)計(jì)的重要環(huán)節(jié)之一，因此很有必要了解晶振電路的特點(diǎn)，組成以及如何選用相關(guān)電子元件。

PIC單片機(jī)有四種振蕩方式可供選擇，振蕩方式經(jīng)配置寄存器CONFIG的F0SC1,F0SC0位加以選擇，并在EPROM編程時(shí)寫入。

晶體振蕩器/陶瓷振蕩器：

XT、LP、HS三種方式中，需一晶體或陶瓷諧振器連接到單片機(jī)的OSC1/CLKIN和OSC2/CLKOUT引腳上，以建立振蕩，如圖1所示。電阻RS常用來防止晶振被過分驅(qū)動。在晶體振蕩下，電阻RF≈10MΩ。對于32KHZ以上的晶體振蕩器，當(dāng)VDD>4.5V時(shí)，建議C1=C2≈30PF。(C1：相位調(diào)節(jié)電容;C2：增益調(diào)節(jié)電容。)

表1：振蕩器類型選擇F0SC1F0SC0振蕩方式

00低功耗振蕩LP(Low Power)

01標(biāo)準(zhǔn)晶體振蕩XT(Crystal/Resonator)

10高速晶體振蕩HS(High Speed)

11阻容振蕩RC(Resistor/Capacitor

常見問題分析

1：如何選擇晶體?

對于一個(gè)高可靠性的系統(tǒng)設(shè)計(jì)，晶體的選擇非常重要，尤其設(shè)計(jì)帶有睡眠喚醒(往往用低電壓以求低功耗)的系統(tǒng)。這是因?yàn)榈凸╇婋妷菏固峁┙o晶體的激勵(lì)功率減少，造成晶體起振很慢或根本就不能起振。這一現(xiàn)象在上電復(fù)位時(shí)并不特別明顯，原因時(shí)上電時(shí)電路有足夠的擾動，很容易建立振蕩。在睡眠喚醒時(shí)，電路的擾動要比上電時(shí)小得多，起振變得很不容易。在振蕩回路中，晶體既不能過激勵(lì)(容易振到高次諧波上)也不能欠激勵(lì)(不容易起振)。晶體的選擇至少必須考慮：諧振頻點(diǎn)，負(fù)載電容，激勵(lì)功率，溫度特性，長期穩(wěn)定性。

2：如何判斷晶振是否被過分驅(qū)動?

電阻RS常用來防止晶振被過分驅(qū)動。過分驅(qū)動晶振會漸漸損耗減少晶振的接觸電鍍，這將引起頻率的上升?？捎靡慌_示波器檢測OSC輸出腳，如果檢測一非常清晰的正弦波，且正弦波的上限值和下限值都符合時(shí)鐘輸入需要，則晶振未被過分驅(qū)動;相反，如果正弦波形的波峰，波谷兩端被削平，而使波形成為方形，則晶振被過分驅(qū)動。這時(shí)就需要用電阻RS來防止晶振被過分驅(qū)動。判斷電阻RS值大小的最簡單的方法就是串聯(lián)一個(gè)5k或10k的微調(diào)電阻，從0開始慢慢調(diào)高，一直到正弦波不再被削平為止。通過此辦法就可以找到最接近的電阻RS值。

外部晶體振蕩器電路：

PIC芯片可以使用已集成在片內(nèi)的振蕩器，亦可使用由TTL門電路構(gòu)成的簡單振蕩器電路。當(dāng)外接振蕩器時(shí)，外部振蕩信號)僅限于HS。XT。LP)從OSC1端輸入，OSC2端開路。

圖2所示的是典型的外部并行諧振振蕩電路，應(yīng)用晶體的基頻來設(shè)計(jì)。74AS04反相器以來實(shí)現(xiàn)振蕩器所需的180°相移，4.7KΩ的電阻用來提供負(fù)反饋給反相器，10KΩ的電位器用來提供偏壓，從而使反相器74AS04工作在線性范圍內(nèi)。

3：如何選擇電容C1，C2?

(1)：因?yàn)槊恳环N晶振都有各自的特性，所以最好按制造廠商所提供的數(shù)值選擇外部元器件。(2)：在許可范圍內(nèi)，C1,C2值越低越好。C值偏大雖有利于振蕩器的穩(wěn)定，但將會增加起振時(shí)間。(3)：應(yīng)使C2值大于C1值，這樣可使上電時(shí)，加快晶振起振。

圖2