基于SOPC的觸控屏控制器IP核設計與實現(xiàn)
加入技術交流群
文中提出一種針對TFT-LCD觸控屏控制器IP核的設計方法。該控制器具有Avalon總線接口，與其他標準IP核一起構成以NiosⅡ為核心的片上系統(tǒng)。針對本設計中觸控屏幀緩存讀操作的特點，選擇以Avalon主端口接口的形式對模塊進行開發(fā)，大大提高了處理器運行效率，同時實現(xiàn)了觸控屏控制器IP核的參數(shù)化設計，提高了控制器對于不同LCD屏的可復用性，最后通過對輸出緩沖FIFO的使用，解決了數(shù)據(jù)讀出時鐘與像素時鐘不同步問題。
1 觸控屏控制器總體結構
在SDRAM中開辟一段儲仔空間，用來存放屏幕圖像數(shù)據(jù)，稱之為幀緩存。通過設計適當?shù)挠布壿媮斫彺媾c屏幕圖像像素之間的一一對應關系，并配合觸控屏顯示所必需的行、場時序信號，將幀緩存中的數(shù)據(jù)不斷地輸送給觸控屏，完成最終的顯示刷新，其總體結構如圖1所示。
觸控屏控制器刷新周期開始時，主端口模塊根據(jù)幀緩存地址生成邏輯所產(chǎn)生的地址，完成主端口的讀操作，實現(xiàn)幀緩存中數(shù)據(jù)讀取，并將該數(shù)據(jù)輸送給輸出緩沖模塊。同時，時序信號生成模塊依據(jù)觸控屏的時序規(guī)范生成行、場同步信號，以及與像素同步的相關顯示點的橫、縱坐標。觸控屏控制器數(shù)據(jù)顯示模塊不斷從緩存中讀取屏幕顯示數(shù)據(jù)。
2 觸控屏控制器模塊設計
2．1 Avalon-MM Slave接口模塊
本模塊掛載在Avalon總線上作為從設備使用，用來對所有的用戶邏輯進行配置和控制，核心功能是寄存器操作，包括讀、寫以及一些特殊指示與狀態(tài)信號的產(chǎn)生與轉換。通過從端口得到的數(shù)據(jù)分別賦值給相應的寄存器，寄存器分為：FIFO地址寄存器、坐標寄存器、一幀數(shù)據(jù)長度奇存器。本模塊是最后在觸控屏上實現(xiàn)圖形顯示功能的接口電路。
2．2 Avalon-MM Master接口模塊
LCD控制器的本功能是產(chǎn)生LCD時序信號，將幀緩存中的圖像信息進行有序輸出。由于圖形是一幀一幀地輸出到觸控屏上，而且顯示刷新過程是無限循環(huán)的，所以必須反復執(zhí)行幀緩存讀操作，因此本設計對上述讀操作進行了硬件加速?？梢圆粩嗟貜腇IFO讀取圖像數(shù)據(jù)，并且在行、場和觸控屏顯示有效時間段讀取圖像數(shù)據(jù)，其它時間不讀圖像數(shù)據(jù)，這樣減少了Avalon總線的使用，有利于圖像顯示并減少了總線負擔分析讀幀緩存的操作可以發(fā)現(xiàn)，該過程總是按照一定的順序，將存儲器中的數(shù)據(jù)讀出來進行顯示輸出，規(guī)律性非常強。
本模塊主要完成地址及操作時序的產(chǎn)生、像素數(shù)據(jù)緩存寫操作控制、數(shù)據(jù)寬度的變換等功能。
2．3 觸控屏時序產(chǎn)生模塊
本文的觸控屏引出信號線有5根：像素數(shù)據(jù)信號、觸控屏時鐘信號、行同步信號、場同步信號、使能信號。為了實現(xiàn)觸控屏的正常顯示，必須對以上信號按照規(guī)范的時序進行驅動，其中，行、場同步信號分別用來標記屏幕上一行和一幀圖像的顯示時間，屏幕掃描線從上到下、從左到右依次掃描。在這個過程中，只需將幀緩存中的圖像像素數(shù)據(jù)依次輸出，就可以實現(xiàn)屏幕圖像顯示。
2．4 FIFO幀緩存模塊
DDR控制器隨著系統(tǒng)時鐘不斷往FIFO寫數(shù)據(jù)，當一幀數(shù)據(jù)寫滿時就不再進行寫狀態(tài)，而等待LCD控制器進行讀狀態(tài)，顏色處理器從FIFO中獲取數(shù)據(jù)，每次從FIFO中讀取32 bit數(shù)據(jù)并不斷送給LCD。
顏色處理器將每一個字節(jié)作為一個像素數(shù)據(jù)，并將一個字節(jié)的像素數(shù)據(jù)轉換為3個字節(jié)的RGB數(shù)據(jù)。顏色處理器從同步FIFO緩沖器中讀取數(shù)據(jù)，當同步FIFO緩沖器寫和讀相互不沖突時，同步FIFO緩沖器產(chǎn)生讀請求，讓Avalon主端口向Avalon總線發(fā)起讀傳輸，從總線上獲取的數(shù)據(jù)將寫入同步FIFO緩沖器，顏色處理器從FIFO中讀取像素值，并且傳給LCD顯示模塊。
評論