由與非門構成的555定時器觸發(fā)鎖存電路
加入技術交流群
可采用圖中電路保證定時器在所有觸發(fā)脈沖條件下都能正常工作。它利用邏輯器件固有的建立延遲，為555定時器提供輸入觸發(fā)鎖存功能。對任何寬度大于10ns的輸入脈沖來說，它確保定時器僅被觸發(fā)一次。
該電路包括一個由與非門U1a到U1c組成的分立D型觸發(fā)器。LS系列門的建立延遲約為10ns。在不考慮連接延遲的情況下，D型觸發(fā)器的建立時間約為28ns。U1d利用該延遲產(chǎn)生單一的寬度為10到28 ns的下降沿脈沖。該脈沖對觸發(fā)一次555定時器來說足夠長。這樣，這種方法保證同一個輸入脈沖僅觸發(fā)定時器一次。
請注意：該電路僅在觸發(fā)輸入的上升沿工作。如要求該電路提供下降沿觸發(fā)，則要在觸發(fā)輸入端加一個反相器。
 |
該觸發(fā)鎖存電路在需要將長脈沖轉換為固定脈寬短脈沖的應用中有用武之地。將555定時器的輸出與該電路配合使用，還能用于單刀單擲開關陣列的反跳電路。雖然該電路最初是為NE/SE555定時器設計的，它也能同工作于ＴＴＬ電平的其它定時器一起使用。另外，如果用CMOS(CD4011)電路替代功能相同的ＴＴＬ集成電路，該電路也能同CMOS定時器一起使用。
評論