怎樣將數(shù)字電位器的帶寬從10倍提高到100倍
加入技術(shù)交流群
在圖8中，電路下部的電阻采用了圖中方程給出的電阻組合值。注意，由于R5與R3和R2bottom并聯(lián)，它也降低了電路阻抗。正是較低的電路阻抗使得帶寬大大體高，達(dá)到設(shè)計(jì)目標(biāo)的要求。
圖8. 簡(jiǎn)化電路“下部”電阻
圖9結(jié)合了前面圖中的簡(jiǎn)化示例，給出了VOUT/VIN傳輸函數(shù)。從該圖中可以清楚看到，通過(guò)降低電路阻抗(Rtop小于R1 + R2top，Rbottom小于R2bottom + R3)，提高了電路帶寬。
圖9. 圖7和圖8的簡(jiǎn)化電路
實(shí)際值
實(shí)際設(shè)置R1、R3、R4和R5的阻值，可以對(duì)比圖1電路得到的帶寬，從而確定R4和R5對(duì)電路性能的影響。使用圖9中的方程，可以得出R1、R3、R4和R5的阻值，然后計(jì)算最終帶寬。
使用表格，可以找到滿足圖9方程的元件值：
- (6) R1 = 3.48kΩ、R2 = 10kΩ、R3 = 4.53kΩ、R4 = 1kΩ和R5 = 2.8kΩ
表2. 圖6電路的帶寬，采用式6電阻
| Condition | Cwiper = 10pF* | ||
| -0.1dB bandwidth | -0.5dB bandwidth | -3dB Bandwidth | |
| Pot at 0 Code | 4.1MHz | 9.3MHz | 26.3MHz |
| Pot at Mid Scale | 4MHz | 8.9MHz | 25.1MHz |
| Pot at Full Scale | 4.3MHz | 9.6MHz | 27.3MHz |
評(píng)論