在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 電子類常見筆試試題

            電子類常見筆試試題

            作者: 時間:2011-06-12 來源:網(wǎng)絡(luò) 收藏

            一、
            1、基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子)
            基爾霍夫電流定律是一個電荷守恒定律,即在一個電路中流入一個節(jié)點的電荷與流出同一個節(jié)點的電荷相等.基爾霍夫電壓定律是一個能量守恒定律,即在一個回路中回路電壓之和為零.

            2、平板電容公式(C=εS/4πkd)。(未知)

            3、最基本的如三極管曲線特性。(未知)

            4、描述反饋電路的概念,列舉他們的應(yīng)用。(仕蘭微電子)

            5、負(fù)反饋種類(電壓并聯(lián)反饋,電流串聯(lián)反饋,電壓串聯(lián)反饋和電流并聯(lián)反饋);負(fù)反饋的優(yōu)點(降低的增益靈敏度,改變輸入電阻和輸出電阻,改善的線性和非 線性失真,有效地擴(kuò)展的通頻帶,自動調(diào)節(jié)作用)(未知)

            6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒??(仕蘭微電子)

            7、頻率響應(yīng),如:怎么才算是穩(wěn)定的,如何改變頻響曲線的幾個方法。(未知)

            8、給出一個查分運放,如何相位補(bǔ)償,并畫補(bǔ)償后的波特圖。(凹凸)

            9、基本放大電路種類(電壓放大器,電流放大器,互導(dǎo)放大器和互阻放大器),優(yōu)缺點,特別是廣泛采用差分結(jié)構(gòu)的原因。(未知)

            10、給出一差分電路,告訴其輸出電壓Y 和Y-,求共模分量和差模分量。(未知)

            11、畫差放的兩個輸入管。(凹凸)

            12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的 運放電路。(仕蘭微電子)

            13、用運算放大器組成一個10倍的放大器。(未知)

            14、給出一個簡單電路,讓你分析輸出電壓的特性(就是個積分電路),并求輸出端某點 的rise/fall時間。(Infineon筆試試題)

            15、電阻R和電容C串聯(lián),輸入電壓為R和C之間的電壓,輸出電壓分別為C上電壓和R上電壓,要求制這兩種電路輸入電壓的頻譜,判斷這兩種電路何為高通濾波器,何為低通濾波器。當(dāng)RCq,還有 clock的delay,寫出決定最大時鐘的因素,同時給出表達(dá)式。(威盛VIA 2003.11.06 上海筆試試題)

            18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。(威盛VIA 2003.11.06 上海筆試試題)

            19、一個四級的Mux,其中第二級信號為關(guān)鍵信號 如何改善timing。(威盛VIA2003.11.06 上海筆試試題)

            20、給出一個門級的圖,又給了各個門的傳輸延時,問關(guān)鍵路徑是什么,還問給出輸入,使得輸出依賴于關(guān)鍵路徑。(未知)

            21、邏輯方面數(shù)字電路的卡諾圖化簡,時序(同步異步差異),觸發(fā)器有幾種(區(qū)別,優(yōu)點),全加器等等。(未知)

            22、卡諾圖寫出邏輯表達(dá)使。(威盛VIA 2003.11.06 上海筆試試題)

            23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)

            24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛筆試題circuit design-beijing-03.11.09)

            25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?

            26、為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大?(仕蘭微電子)

            27、用mos管搭出一個二輸入與非門。(揚(yáng)智電子筆試)

            28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。(威盛筆試題circuit design-beijing-03.11.09)

            29、畫出NOT,NAND,NOR的符號,真值表,還有transistor level的電路。(Infineon筆試)

            30、畫出CMOS的圖,畫出tow-to-one mux gate。(威盛VIA 2003.11.06 上海筆試試題)

            31、用一個二選一mux和一個inv實現(xiàn)異或。(飛利浦-大唐筆試)

            32、畫出Y=A*B C的cmos電路圖。(科廣試題)

            33、用邏輯們和cmos電路實現(xiàn)ab cd。(飛利浦-大唐筆試)

            34、畫出CMOS電路的晶體管級電路圖,實現(xiàn)Y=A*B C(D E)。(仕蘭微電子)

            35、利用4選1實現(xiàn)F(x,y,z)=xz yz’。(未知)

            36、給一個表達(dá)式f=xxxx xxxx xxxxx xxxx用最少數(shù)量的與非門實現(xiàn)(實際上就是化簡)。

            37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖,根據(jù)輸入波形畫出各點波形。(Infineon筆試)

            38、為了實現(xiàn)邏輯(A XOR B)OR (C AND D),請選用以下邏輯中的一種,并說明為什么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)

            39、用與非門等設(shè)計全加法器。(華為)

            40、給出兩個門電路讓你分析異同。(華為)

            41、用簡單電路實現(xiàn),當(dāng)A為輸入時,輸出B波形為…(仕蘭微電子)

            42、A,B,C,D,E進(jìn)行投票,多數(shù)服從少數(shù),輸出是F(也就是如果A,B,C,D,E中1的個數(shù)比0 多,那么F輸出為1,否則F為0),用與非門實現(xiàn),輸入數(shù)目沒有限制。(未知)

            43、用波形表示D觸發(fā)器的功能。(揚(yáng)智電子筆試)

            44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。(揚(yáng)智電子筆試)

            45、用邏輯們畫出D觸發(fā)器。(威盛VIA 2003.11.06 上海筆試試題)

            46、畫出DFF的結(jié)構(gòu)圖,用verilog實現(xiàn)之。(威盛)

            47、畫出一種CMOS的D鎖存器的電路圖和版圖。(未知)

            48、D觸發(fā)器和D鎖存器的區(qū)別。(新太硬件面試)

            49、簡述latch和filp-flop的異同。(未知)

            50、LATCH和DFF的概念和區(qū)別。(未知)

            51、latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的。(南山之橋)

            52、用D觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖。(華為)

            53、請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路?(漢王筆試)

            54、怎樣用D觸發(fā)器、與或非門組成二分頻電路?(東信筆試)

            55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻?

            56、用filp-flop和logic-gate設(shè)計一個1位加法器,輸入carryin和current-stage,輸出carryout和next-stage. (未知)

            57、用D觸發(fā)器做個4進(jìn)制的計數(shù)。(華為)

            58、實現(xiàn)N位Johnson Counter,N=5。(南山之橋)

            59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進(jìn)制循環(huán)計數(shù)器,15進(jìn)制的呢?(仕蘭微電子)

            60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL,如設(shè)計計數(shù)器。(未知)

            61、BLOCKING NONBLOCKING 賦值的區(qū)別。(南山之橋)

            62、寫異步D觸發(fā)器的verilog module。(揚(yáng)智電子筆試)
            module dff8(clk , reset, d, q);
            input clk;
            input reset;
            input [7:0] d;
            output [7:0] q;
            reg [7:0] q;
            always @ (posedge clk or posedge reset)
            if(reset)
            q = 0;
            else
            q = d;
            endmodule

            63、用D觸發(fā)器實現(xiàn)2倍分頻的Verilog描述? (漢王筆試)
            module divide2( clk , clk_o, reset);
            input clk , reset;
            output clk_o;
            wire in;
            reg out ;
            always @ ( posedge clk or posedge reset)
            if ( reset)
            out = 0;
            else
            out = in;
            assign in = ~out;
            assign clk_o = out;
            endmodule

            64、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要,請問:a) 你所知道的可編程邏輯器件有哪些? b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。(漢王筆試)
            PAL,PLD,CPLD,F(xiàn)PGA。
            module dff8(clk , reset, d, q);
            input clk;
            input reset;
            input d;
            output q;
            reg q;
            always @ (posedge clk or posedge reset)
            if(reset)
            q = 0;
            else
            q = d;
            endmodule

            65、請用HDL描述四位的全加法器、5分頻電路。(仕蘭微電子)

            66、用VERILOG或VHDL寫一段代碼,實現(xiàn)10進(jìn)制計數(shù)器。(未知)

            67、用VERILOG或VHDL寫一段代碼,實現(xiàn)消除一個glitch。(未知)

            68、一個狀態(tài)機(jī)的題目用verilog實現(xiàn)(不過這個狀態(tài)機(jī)畫的實在比較差,很容易誤解的)。(威盛VIA 2003.11.06 上海筆試試題)

            69、描述一個交通信號燈的設(shè)計。(仕蘭微電子)

            70、畫狀態(tài)機(jī),接受1,2,5分錢的賣報機(jī),每份報紙5分錢。(揚(yáng)智電子筆試)

            71、設(shè)計一個自動售貨機(jī)系統(tǒng),賣soda水的,只能投進(jìn)三種硬幣,要正確的找回錢數(shù)。(1)畫出fsm(有限狀態(tài)機(jī));(2)用verilog編程,語法要符合fpga設(shè)計的要求。(未知)

            72、設(shè)計一個自動飲料售賣機(jī),飲料10分錢,硬幣有5分和10分兩種,并考慮找零:(1)畫出fsm(有限狀態(tài)機(jī));(2)用verilog編程,語法要符合fpga設(shè)計的要求;(3)設(shè)計工程中可使用的工具及設(shè)計大致過程。(未知)

            73、畫出可以檢測10010串的狀態(tài)圖,并verilog實現(xiàn)之。(威盛)

            74、用FSM實現(xiàn)101101的序列檢測模塊。(南山之橋)
            a為輸入端,b為輸出端,如果a連續(xù)輸入為1101則b輸出為1,否則為0。例如a: 0001100110110100100110
            b: 0000000000100100000000
            請畫出state machine;請用RTL描述其state machine。(未知)

            75、用verilog/vddl檢測stream中的特定字符串(分狀態(tài)用狀態(tài)機(jī)寫)。(飛利浦-大唐筆試)

            76、用verilog/vhdl寫一個fifo控制器(包括空,滿,半滿信號)。(飛利浦-大唐筆試)

            77、現(xiàn)有一用戶需要一種集成

            晶體管相關(guān)文章:晶體管工作原理


            電荷放大器相關(guān)文章:電荷放大器原理
            晶體管相關(guān)文章:晶體管原理

            上一頁 1 2 3 下一頁

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉