常用EDA設(shè)計(jì)與仿真軟件介紹
作者：
時(shí)間：2012-03-26
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
(1)VHDL語(yǔ)言 超高速集成電路硬件描述語(yǔ)言(VHSIC Hardware Deseription Languagt，簡(jiǎn)稱(chēng)VHDL)，是IEEE的一項(xiàng)標(biāo)準(zhǔn)設(shè)計(jì)語(yǔ)言。它源于美國(guó)國(guó)防部提出的超高速集成電路(Very High Speed Integrated Circuit，簡(jiǎn)稱(chēng)VHSIC)計(jì)劃，是ASIC設(shè)計(jì)和PLD設(shè)計(jì)的一種主要輸入工具。
(2)Veriolg HDL 是Verilog公司推出的硬件描述語(yǔ)言，在ASIC設(shè)計(jì)方面與VHDL語(yǔ)言平分秋色。
(3)其它EDA軟件如專(zhuān)門(mén)用于微波電路設(shè)計(jì)和電力載波工具、PCB制作和工藝流程控制等領(lǐng)域的工具，在此就不作介紹了。
c++相關(guān)文章:c++教程
評(píng)論