它的驅動頻率為11 MHz, 輸出的上升時間不需要串接電阻調節(jié)， 可達10 ns。同理， FPGA_CLKR1, FPΦGA_CLKR2, FPGA_CLKR3 為FPGA 產生的10 MHz的驅動時序， ARM _ROE 為ARM 產生的門控信號。

　　這里還產生了一路控制行數(shù)據(jù)丟棄DG( Dump Gate) 門控信號。該信號的擺幅同RΦ1, 2, 3。以上電路的連接均通過Mult isim 仿真， 仿真波形如圖8、圖9 所示。

　　圖8 IΦ , SΦ 仿真波形

　　圖9 R Φ仿真波形

　　2. 2. 2 RΦ2HV 高壓倍增驅動設計

　　RΦ2HV 的幅值決定著倍增倍數(shù)， 是EMCCD 的一項重要可調參數(shù)， 必須在指定范圍內可調以滿足不同場合的應用。在設計RΦ2HV 時， 由于其驅動電壓擺幅高，現(xiàn)有的專用驅動芯片不能滿足其高壓驅動要求， 必須采用特殊方法實現(xiàn)。根據(jù)E2V 的文檔， RΦ2HV 的波形即可以是正弦波， 也可以是方波。如果為方波， 則其高電平要先于R Φ1 變高， 如果為正弦波， 則要求其波峰要在RΦ1 下降時到達。

　　如果采用方波脈沖， 因為RΦ2HV 為11 MHz, 根據(jù)計算， 其系統(tǒng)值將達2 W, CCD97 上的功耗也將達到1 W; 如果采用正弦波形式， 可使CCD97 上的功耗降到100 mW。在此， 采用正弦波方式產生RΦ2HV。

　　周期矩形脈沖信號用傅里葉級數(shù)展開后， 除了基波外， 只有奇次諧波， 在通過一個低通濾波器后， 便能轉化成正弦波。因為FPGA 只能產生T TL 時序， 這里通過先將T TL 的方波轉化成正弦波， 即可通過一個7 階的巴特沃斯濾波器， 將20 MHz 以后的高頻分量衰減， 保留基頻。在得到10 MHz 的正弦信號后， 通過第一級放大， 這里采用Natio nal Semiconducto r 公司生產的LM6172 來構成。LM6172 為雙通道高速、低失真、低功耗的電壓反饋型放大器。通過將LM6172 的雙放大器組合起來形成雙端輸入/ 雙端輸出以增加帶負載能力。