(7)讀暫存存儲器的溫度數(shù)據(jù)。

　　2 控制器設(shè)計(jì)

　　2.1 控制器結(jié)構(gòu)

　　控制器結(jié)構(gòu)如圖3所示，控制器由4部分組成，即邏輯控制、單總線時序控制、數(shù)據(jù)緩存和計(jì)數(shù)器。邏輯控制部分用于實(shí)現(xiàn)與CPU的通信，D0～D7為8位雙向數(shù)據(jù)線，EN為啟動信號，下降沿有效。A1、A0為地址信號，其組合決定控制器的工作狀態(tài)。A1A0=00，控制器對DS1820執(zhí)行復(fù)位操作;A1A0=01，控制器執(zhí)行寫入操作;A1A0=10，控制器執(zhí)行讀出操作?？刂破饔赏獠刻峁?00 kHz的時鐘信號CLK，產(chǎn)生5 μs的計(jì)數(shù)周期，控制器以5 μs為一個時間片形成DS1820的讀寫時序。計(jì)數(shù)器的計(jì)數(shù)輸出值控制讀寫周期。單總線時序控制部分的主要功能是產(chǎn)生單總線的讀寫時序，并向DS1820輸出控制命令，讀出DS1820測得的數(shù)字溫度值及其他輸出信息。

　　2.2 讀寫時序的實(shí)現(xiàn)

　　DS1820要求引腳驅(qū)動必須是漏極開路引腳，控制器用三態(tài)門與DS1820連接，如圖4所示。其中ctrl為三態(tài)門控制信號，當(dāng)ctrl=0時輸出信號，ctrl=1時輸入信號?？刂破鞑捎? μs作為基本計(jì)時單位，可以保證DS1820時序關(guān)系有一定的余地。

　　寫字節(jié)部分VHDL代碼：

　　PROCESS(cq)—輸出1 bit

　　SIGNAL cout：STD_LOGIC_VECTOR(2 DOWNTO 0);

　　VARIABLE di：STD_LOGIC;

　　BEGIN

　　ctrl=‘0’;

　　IF(cq>=“0000” AND cq=“0010”)THEN

　　di：=‘0’;——拉低輸出電位10 ms

　　ELSIF(cq>“0010”AND cq“1110”)THEN

　　di：=rq; ——取發(fā)送移位寄存器的輸出位

　　ELSIF(cq>=“1110”)THEN

　　di：=‘1’;cout=cout + 1;

　　END IF;

　　dqo=di;

　　END PROCESS;