Max+plusII是Altera提供的一個完整的EDA開發(fā)軟件，可完成從設(shè)備輸入、編譯、邏輯綜合、器件適配、設(shè)計仿真、定時分析、器件編程的所有過程。QuartusII是Altera近幾年來推出的新一代可編程邏輯器件設(shè)計環(huán)境，其功能更為強大。

用Max+plusII設(shè)計DDS系統(tǒng)數(shù)字部分最簡單的方法是采用原理圖輸入。相位累加器調(diào)用lmp_add_sub加減法器模擬，相位累加器的好壞將直接影響到整個系統(tǒng)的速度，采用流水線技術(shù)能大幅度地提升速度。波形存儲器（ROM）通過調(diào)用lpm_rom元件實現(xiàn)，其LPM_FILE的值*.mif是一個存放波形幅值的文件。波形存儲器設(shè)計主要考慮的問題是其容量的大小，利用波形幅值的奇、偶對稱特性，可以節(jié)省3/4的資源，這是非?？捎^的。為了進一步優(yōu)化速度的設(shè)計，可以選擇菜單Assign|Globan Project Logic Synthesis的選項Optimize10（速度），并設(shè)定Global Project Logic Synthesis Style為FAST，經(jīng)寄存器性能分析最高頻率達到100MHz以上。用FPGA實現(xiàn)的DDS能工用在如此之高的頻率主要依賴于FPGA先進的結(jié)構(gòu)特點。

雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。而利用FPGA則可以根據(jù)需要方便地實現(xiàn)各種比較復雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實用性。就可成信號質(zhì)量而言，專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號抖動很小，可以輸出高質(zhì)量的模擬信號；利用FPGA也能輸出較高質(zhì)量的信號，雖然達不到專用DDS芯片的水平，但信號精度誤差在允許范圍之內(nèi)。

DDS問世之初，構(gòu)成DDS元器件的速度的限制和數(shù)字化引起的噪聲這兩個主要缺點阻礙了DDS的發(fā)展與實際應用。近幾年超高速數(shù)字電路的發(fā)展以及對DDS的深入研究，DDS的最高工作頻率以及噪聲性能已接近并達到鎖相頻率合成器相當?shù)乃?。隨著這種頻率合成技術(shù)的發(fā)展，現(xiàn)已廣泛應用于通訊、導航、雷達、遙控遙測、電子對抗以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。